可校时地数字钟.docxVIP

一、 设计题目 多功能数字电子钟 二、 设计目的 1、 掌握数字电路中计数、 分频、 译码、显示及时钟脉冲振荡器等组合逻辑电路与时序逻辑电路的综合应用。 2、 掌握多功能数字钟电路设计方法、装调技术及数字钟的扩展应用。 三、 设计内容及要求 1、 基本要求 准确计时，以数字形式显示时、分、秒的时间； 小时以 24 进制，分和秒都为 60 进制； 具有校时电路 2、 设计数字钟的整体电路并画出电路图 3、 组装、调试单元电路及整体电路 四、 设计过程 1、 查阅资料，以了解数字钟电路的基本原理并画出原理框图 数字钟电路系统主要由振荡器、 分频器、 计时电路、 译码显示电路与校时电路五大部分组成，其中计时电路即为时间的计时， 校时电路主要是在时间不准确时调节时间到准确的时 间点上。因此，可将电路系统分为以下的模块（图 1）。 显示器 显示器 显示器 译码驱动 译码驱动 译码驱动 24 进制计数器 60 进制计数器 60 进制计数器 校时电路 校时电路 振荡器 分频器 分频器 图 1 数字电子钟原理 由以上的模块图可知，本电路主要由振荡器和分频器产生 1HZ（即 1 秒）的秒脉冲，用 秒脉冲驱动计数器开始计时。 因为每分钟 60 秒，每小时 60 分钟，所以应该有 24 进制的“时 计数器”、60 进制的“分计数器” 、 60 进制的“秒计数器” 。当“秒计数器”计数到 59 后， 下一个脉冲一到 “分计数器” 就进 1，“分计数器” 计数到 59 后，再来一个脉冲“时计数器”就进 1。秒计数器的输出经译码、显示时钟秒。分计数器的输出经译码、显示时钟分。时计 1 / 6 数器的输出经译码、显示时钟时。因每天有 24 小时，当计数到 23:59： 59 时，再来一个脉冲后，就显示 00:00:00 。 进制计数器 其中，“秒”和“分”的计数器都是 60 进制计数器，由一级十进制计数器和一级六进制 计数器级联组成。十进制计数器的复位方法我们平常已经熟悉了（即用 74LS90 组成：其中 R0(1)=R0(2)=R1(1)=R1(2)=0）， 6 进制计数器的复位方法是：当 CP输入端输入第六个脉冲时，它的四个触发器输出的状态为“ 0110 ”，这时 QbQc 均为高电平“ 1”。将它们相“与” （用两 级“与非”门，保证复位信号为高电平）后，送到计数器的清除端 Cr，使计数器复“ 0”， 从而实现 60 进制计数。原理图见图 2。 反 与 相 非 器 门 Qc Qb Q cp Cr Cr 图 2 60 进制计数器 进制计数器  脉冲 24 进制计数器由两级十进制计数器级联、 “与非门”和“非门”共同组成。原理为：当“时”计数器个位输入端 CP脉冲到来第十个触发脉冲时， “时”的个位计数器复“ 0”，并向“时”的十位进位，在第 24 个触发脉冲到来时， “时”的个位计数器的四级触发器状态为 “0100 ”，而“时”的十位计数器的状态为“ 0010 ”，这时“时”的个位计数器的 Qc 和“时” 的十位计数器的 Qb 输出为“ 1”，把它们相“与”经两级反相器反相后，送到“时”计数器 的清除端 Cr，使计数器复“ 0”。使计数器复“ 0”。从而实现了 24 进制计数。原理图见图 3。 反 与 相 非 器 门 Qb Qccp 脉冲 Cr Cr 图 3 24 进制计数器 2、 设计数字钟电路系统的各个单元电路 2 / 6 振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程 度，故本实验中选用石英晶体振荡器来构成振荡器电路。 一般来说， 振荡器的频率越高， 计时精度越高， 但耗电量增大。 本振荡器采用 CD4060，CD4060 内部有一个振荡器和 214 的分频器，晶体振荡器采用 32768HZ，经分频后从 CD4060 的 3 脚输出频率为 2HZ 的信 号，再经 74LS74组成的 2 分频器，输出 1HZ 的时钟秒脉冲。电路见图 4。 图 4 振荡器及分频器 分频器 分频器的功能： 产生标准秒脉冲信号。 利用 74LS74能再次进行二分频， 将 2HZ 分为 1HZ， 送进电子钟电路。如图 4 所见。 3) 时分秒计数器 计数器采用 74LS90（如图 5）来组成，根据前面所述的 60 进制、 24 进制计数器的构造原理，可以构成时分秒计数器。 74LS90：R01 和 R02 是清零端，当 R01=R02=1时，计数器清零； R91 和 R92 是置 9 端，当 R91=R92=1时，计数器置 9. 图 5 74LS90 3 / 6 译码显示电路 采用 74LS47 驱动数码显示管进行当前时间的显示。 校时电路 当数字电子钟接通电源或者计时出现误差时，均需要校正时间， 校时电路是