- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
精品
集成电路设计练习题 2009
1、说明一个半导体集成电路成本的组成。
2、简述 CMOS 工艺流程。简述 CMOS 集成电路制造的过程中需要重复进行的工艺步骤。
3、描述你对集成电路工艺的认识。列举几种集成电路典型工艺。工艺上常提到 0.25,0.18 指的是什
么?简述 CMOS 工艺技术的发展趋势。
4 、你知道的集成电路设计的表达方式有哪几种?
5、现有一用户需要一种集成电路产品, 要求该产品能够实现如下功能: y=lnx 其中,x 为 4 位二进
制整数输入信号。 y 为二进制小数输出, 要求保留两位小数。电源电压为 3~5v 假设公司接到该项
目后,交由你来负责该产品的设计,试讨论该产品的设计全程。
6、请谈谈对一个系统设计的总体思路。针对这个思路,你觉得应该具备哪些方面的知识?
7、描述你对集成电路设计流程的认识。
8、集成电路前端设计流程,后端设计流程,相关的工具。
9、从 RTL synthesis 到 tape out 之间的设计 flow ,并列出其中各步使用的 tool.
10、简述 FPGA 等可编程逻辑器件设计流程。
11、简述半定制数字电路的设计流程。
12、简要说明并比较数字集成电路几种不同的实现方法。
13、什么是集成电路的设计规则。
14、 同步电路和异步电路的区别是什么?
15、画出 CMOS 电路的晶体管级电路图,实现 Y=AB+C(D+E)
16、在 CMOS 电路中,要有一个单管作为开关管精确传递模拟低电平, 这个单管你会用 P 管还是 N
管,为什么?
17、硅栅 COMS 工艺中 N 阱中做的是 P 管还是 N 管, N 阱的阱电位的连接有什么要求?
18、名词解释: VLSI, CMOS, EDA, VHDL, DRC, LVS, DFT, STA
19、画出 CMOS 与非门的电路,并画出波形图简述其功能。
- 可编辑 -
精品
20、latch 与 register 的区别,为什么现在多用 register 。行为级描述中 latch 如何产生的。
21、FPGA 和 ASIC 的概念,他们的区别。
22、Please explain how we describe the resistance in semiconductor. Compare the
resistance of a metal, poly and diffusion in traditional CMOS process. (威盛笔试题 circuit
design-beijing-03.11.09 )
23、Please show the CMOS inverter schematic, layout and its cross section with P-well
process. Plot its transfer curve (Vout-Vin). And also explain the operation region of PMOS
and NMOS for each segment of the transfer curve?
24、Please draw the transistor level schematic of a CMOS 2 input AND gate and explain
which input has faster response for output rising edge.(less delay time) 。
25、To design a CMOS inverter with balance rise and fall time, please define the ration of
channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中 P 管
您可能关注的文档
最近下载
- 抗日战争暨世界反法西斯战争胜利80周年PPT课件.pptx VIP
- 2024金华市金婺资源开发集团有限公司招聘17人笔试备考试题及答案解析.docx VIP
- 小学体育教学课件:跳绳课件.pptx
- 浙教版初中数学八年级上册第二章《特殊三角形》单元测试卷(含答案解析)(标准困难).docx VIP
- 浙江金华市金婺资源开发有限公司招聘笔试题库2022.pdf VIP
- 入院和出院护理.ppt VIP
- 研发人员职称评定与晋升管理办法.doc VIP
- YDT5178-2017 通信管道人孔和手孔图集.docx VIP
- 部编版七上全册古文注释、翻译、简答.pdf VIP
- 厂房出租合同正规版范本(2025年最新版)5篇.docx
文档评论(0)