汇总第六讲 VHDL的元件例化语句.ppt

例1：利用2输入与非门元件，设计4输入的与非与非电路。 方法2：将元件声明放在程序包里进行说明 第一步：设计2输入与非门，其VHDL源程序为nand_2.vhd; 第二步：元件声明，放在程序包里，其VHDL源程序为mypkg.vhd; 第三步：元件例化，其VHDL源程序为mynand_4.vhd; 优选文档 * 程序包(p228) 在设计实体中声明的数据类型、数据对象只能用于本实体和结构体内部，不能被其他实体和结构体使用，就像高级语言中的局部变量一样。为了使数据类型、元件等能被多个设计实体调用或共享，VHDL提供了程序包的机制。程序包就像是公用的工具箱，各个设计实体都可使用其中定义的工具。 优选文档 * 程序包的格式 package 程序包名 is 程序包头说明部分 end 程序包名; package body 程序包名 is 程序包体说明部分及包体内容 end 程序包名; 优选文档 * 如何打开程序包？ 用语句use work.程序包名.all;打开程序包。 其中，work库是用户设计的现行工作库，用于存放自己设计的工程项目。在QuartusII 的根目录下为设计建立一个工程目录（即文件夹），VHDL综合器将此目录默认为work库。但work不是设计项目的目录名，而是一个逻辑名。VHDL标准规定work库总是可见的，因此，在程序设计时不需要明确指定。 优选文档 * 用将元件声明放在程序包里的设计方法设计4输入的与非与非门，详见演示实例mynand_4.qpf。 (1)在QuartusII 的根目录下新建工程mynand_4. (2)编辑VHDL源程序文件nand_2.vhd,mypkg.vhd,mynand_4.vhd. nand_2.vhd用来描述2输入与非门。 mypkg.vhd用来进行元件声明。 mynand_4.vhd实现元件例化。 优选文档 * library ieee; use ieee.std_logic_1164.all; entity nand_2 is port(a,b:in std_logic; y:out std_logic); end nand_2; architecture one of nand_2 is begin process(a,b) begin y=a nand b; end process; end one; library ieee; use ieee.std_logic_1164.all; package mypkg is component nand_2 port(a,b:in std_logic; y:out std_logic);--元件声明 end component; end mypkg; library ieee; use ieee.std_logic_1164.all; use work.mypkg.all;--打开程序包 entity mynand_4 is port(a,b,c,d:in std_logic; y:out std_logic); end mynand_4; architecture one of mynand_4 is signal y1,y2:std_logic; begin --元件例化 u1:nand_2 port map(a,b,y1); u2:nand_2 port map(c,d,y2); u3:nand_2 port map(y1,y2,y); end one; 优选文档 * 思考题 用一位D触发器，利用元件例化语句实现4位移位寄存器。 思路： （1）设计一位D触发器的源程序文件shift_reg1.vhd。 （2）用元件例化实现4位移位寄存器文件shift_reg4.vhd。 优选文档 * 4位D触发器的VHDL程序文件： library ieee; use ieee.std_logic_1164.all; entity shift_reg4 is port(clk:in std_logic; D:in std_l