基于FPGA的DDS信号发生器设计.docxVIP

《FPGA高级应用》期末考试 题 目 基于FPGA勺DDS言号发生器设计学 名 熊金齐 专业班级 电信工程13-01 学 号 541301031041 院 （系） 电子信息工程学院 TOC \o 1-5 \h \z \o Current Document 方案选择与方案论证 1 \o Current Document 系统功能与原理 2 DDS的基本原理 2 2.2参数确定 3 \o Current Document 硬件电路设计 5 分频器 4 3.2总体原理图 4 DDS 的 FPGA实现 5 D/A转换电路 5 \o Current Document 软件设计 6 Verilog 程序设计 6 4.2总程序流程设计图 6 4.3子程序流程图 6 \o Current Document 结果分析 6 5.1波形仿真 7 5.2.输出波形 7 \o Current Document 设计小结 8 附录 9 波形发生器己成为现代测试领域应用最为广泛的通用仪器之一，代表了波 形发生器的发展方向。随着科技的发展，对波形发生器各方面的要求越来越高。 近年来,直接数字频率合成器（DDS）由于其具有频率分辨率高、频率变换速度 快、相位可连续变化等特点，在数字通信系统中已被广泛采用而成为现代频率合 成技术中的佼佼者。 本次设计的是多功能信号发生器，它能够产生方波，三角波，锯齿波和正弦 波四种基本波形。结合 DDS技术，通过对FPGA的编程实现产生多种波，本电路 是通过键盘扫描判断，进入相应的功能程序，然后实现频率调节，波形转换，幅 度控制的。本次设计中我负责的是波形输出模块，通过调节要输出方波，三角波, 锯齿波和正弦波四种基本波形。 关键字：波形发生器，直接数字频率合成器， 现场可编程门阵列 方案选择与方案论证 数据输入： 方案一：4x4矩阵键盘 优点：由8个1\0 口检测16个按键，可以大大节省1\0 口资源。 缺点：控制时序较复杂，增加编程和调试的难度。 方案二：独立按键 优点：控制时序较简单，较易于编程与调试。 缺点：比较浪费1\0 口资源。 方案三：拨码开关 优点：控制时序简单，易于编程和调试。 缺点：比较浪费1\0 口资源。通过比较各种因素，我选择方案一， 波形输出： 方案一：存储波形数据的 ROM/RAM + DAC0832 优点： 可以显示复杂波形 可以有效控制输出波形的频率，幅度及相位 节省FPGA内部的逻辑资源 可以简单的切换波形 使波形输出方式单一化，降低了编程难度 缺点：要消耗一定的ROM/RAM资源 方案二：存储波形数据的ROM/RAM +分频器输出矩形波 + DAC0832 优点：1.可以显示复杂波形 可以有效控制输出波形的频率，幅度及相位 节省FPGA内部的逻辑资源 可以较简单的切换波形 缺点：矩形波的频率，幅度和相位的调节需要另设相位累加电路，消耗一定的逻 辑资源 方案三：case语句+分频器输出矩形波 + DAC0832 优点：在数据传输的反应速度上，在所需速度很快时占优势 缺点：1?大量浪费FPGA内部的逻辑资源 2.波形数据较大时，会给代码的调试和维护带来不便。 方案四：存储波形数据的ROM/RAM +分频器输出矩形波 +计数器输出锯齿波 和三角波+ DAC0832 优点：1.可以显示复杂波形 2.可以有效控制输出波形的频率，幅度及相位 缺点：每种波形都需要另设相位累加电路来控制其频率， 相位和幅度，消耗较多 的逻辑资源 方案五：case语句+分频器输出矩形波 +计数器输出锯齿波和三角波 + DAC0832。 优点：在数据传输的反应速度上，在所需速度很快时占优势。 缺点：1?大量浪费FPGA内部的逻辑资源。 2.波形数据较大时，会给代码的调试和维护带来不便。 为了减小设计周期，减小编程难度，便于后期的调试工作，而且能方便的对幅度 和频率进行调节，我选择方案一。综上几种方案，我们组采用了数据输入的方案 一, 4x4矩阵键盘，由8个I\O 口检测16个按键，可以大大节省l\O 口资源。 波形输出的方案二，存储波形数据的 ROM/RAM +分频器输出矩形波 + DAC0832可以显示复杂波形，有效控制输出波形的频率，幅度及相位，容易达 到我们需要的效果，可以较简单的切换波形，而且节省了 FPGA内部的逻辑资源。 系统功能与原理 DDS的基本原理 DDS技术是一种把一系列数字量形式的信号通过 DAC转换成模拟量形式的 信号的合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波 形存储器中，通过控制相位增量产生频率、相位可控制的波形。 DDS电路一般 包括基准时钟、相位增量寄存器、相位累加器、波形存储器、 D/A转换器和低通 滤波器（LPF）等模块，如图