数字钟设计报告——数字电路实验报告.docxVIP

数字钟设计实验报告 专业: 工程技术系 班级: 电信 0901班 姓名:XX 学号 :XXXXXX 数字钟的设计 目录 TOC \o 1-5 \h \z 一、 前言 3 二、 设计目的 3 三、 设计任务 3 四、 设计方案 3 五、 数字钟电路设计原理 4 （一） 设计步骤 4 （二） 数字钟的构成 4 （三） 数字钟的工作原理 5 六、 总结 9 七、 附录 10 一、前言 数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，以其显示的直观 性、走时准确稳定而受到人们的欢迎，广泛用于个人家庭、车站、码头、办公室等公 共场所，给人们的生活、学习、工作、娱乐带来了极大的方便，已成为人们日常生活 中不可少的必需品，由于数字集成电路的发展和石英晶体与 555 振荡器的广泛应用， 使得数字钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极人的方 便，而目大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时 间程序自动控制、定时广播、通断动力设备、以及各种定时电气的自动启用等，所有 这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实 的意义。 二、设计目的 掌握数字钟的设计方法。 熟悉集成电路的使用方法。 通过实训学会数字系统的设计方法； 通过实训学习元器件的选择及集成电路手册查询方法； 通过实训掌握电子电路调试及故障排除方法； 熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示时、分、秒的数字钟。要求： 1、 24 小时为一个计数周期； 2、具有校时功能； 3、具有整点报时功能； 4、主要采用中小规模集成电路完成设计； 5、电源电压 +5V。 四、设计方案 一个基本的数字钟电路主要由译码显示器、 “时” ，“分”，“ 秒”计数器和定 时器组成。干电路系统由秒信号发生器、 “时、分、秒、 ”计数器、译码器及显示器、 电路组成。 首先构成一个由32768Hz的石英晶体振荡器和由 CD4060构成的分频器构成的产 生震荡周期为一秒的标准秒脉冲，由 74LS161采用清零法分别组成六十进制的秒计数 器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由 32768Hz 的石英晶体振荡器和由 CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉 冲，把秒计数器地进位输出作为分计数器的 CP脉冲，分计数器的进位输出作为时计 数器的CP脉冲，时计数器的进位输出作为周计数器的 CP脉冲。使用74LS48为驱动 器，BS201A数码管作为显示器。 五、数字钟电路设计原理 （一） 设计步骤 1、 设计一个精准的秒脉冲产生电路； 2、 设计60进制、24进制计数器； 3、 设计译码显示电路； 4、 设计校时电路； 5、 设计整点报时电路。 （二） 数字钟的构成 数字钟实际上是一个对标准频率（ 1HZ）进行计数的计数电路。由于计数的起始 时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时 标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 下图为数字钟的构成框图。 译码器7nr时计数器叙*分计数器仪*■B0 译码器7 nr 时计数器叙* 分计数器仪*■ B0 译码器仪 1 A Z i 秒计数器尸 T 1.石英晶体振荡器 石英晶体本身并非振荡器，它只有借助于有源激励和无源电抗网络方可产生振荡。晶体的频率（基频或 n次谐波频率）及其温度特性在很大程度上取决于其切割取向。 振荡器是数字钟的核心，石英晶体振荡器的特点是振荡的频率准确，电路结构简 单，频率易于调整。 石英晶体振荡器电路给数字钟提供一个频率稳定准确的 32768H z的方波信号， 可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使 用了晶体振荡器电路。 分频器 在数字电路中，分频器是一种可以进行频率变换的电路，其输入、输出信号是频 率不同的脉冲序列。输入、输出信号频率的比值称为分频比。例如， 2分频器的输出 TOC \o 1-5 \h \z 1 1 信号频率是输入信号频率的 丄，8分频器的输出信号频率是输入信号频率的 -。 2 8 分频器电路将32768H z的高频方波信号经 32768 （ 215 ）次分频后得到1Hz的方 波信号供秒计数器进行计数。分频器实际上也就是计数器。 计数器 在数字钟电路中，时间计数电路由秒个位和秒十位计数器、分个位和分十位计数 器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位 计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为 24进制计数器， 周计数器为7进制计数器。有了时间标准“秒”信号后，就可以根据“ 60秒为1分”、 “60分为1小