脉宽的测量原理.docx

脉宽的测量原理 摘要：采用XILINX 公司的Sparta nil 系列FPGA芯片设计了 一种基于数字 移相技术的高精度脉宽测量系统，同时给出了系统的仿真结果和精度分析。 与通常的脉冲计数法相比，该系统的最大测量误差减小到原来的34.2 %。 关键词：脉宽测量 数字移相 脉冲计数法 FPGA 在测量与仪器仪表领域，经常需要对数字信号的脉冲宽度进行测量。这种 测量通常采用脉冲计数法，即在待测信号的高电平或低电平用一高频时钟 脉冲进行计数，然后根据脉冲的个数计算待测信号宽度，如图1所示。待 测信号相对于计数时钟通常是独立的，其上升、下降沿不可能正好落在时 钟的边沿上，因此该法的最大测量误差为一个时钟周期。例如采用80MHz 的高频时钟，最大误差为12 . 5ns。 I \ 待测信号 n k~i 口 r~i 计数时钟 ■ ta 图1脉冲计数法测豎原理 提高脉冲计数法的精度通常有两个思路：提高计数时钟频率和使用时幅转 换技术。时钟频率越高，测量误差越小，但是频率越高对芯片的性能要求 也越高。例如要求1ns的测量误差时，时钟频率就需要提高到1GHz ,此时 一般计数器芯片很难正常工作，同时也会带来电路板的布线、材料选择、 加工等诸多问题。时幅转换技术虽然对时钟频率不要求，但由于采用模拟 电路,在待测信号频率比较高的情况下容易受噪声干扰，而且当要求连续 测量信号的脉宽时，电路反应的快速性方面就存在一定问题。 区别于以上两种方法，本文提出另一种利用数字移相技术提高脉宽测量精 度的思路并使用FPGA芯片实现测试系统。 1测量原理 所谓移相是指对于两路同频信号，以其中一路为参考信号，另一路相对于 该参考信号做超前或滞后的移动形成相位差。数字移相通常采用延时方法， 以延时的长短来决定两数字信号间的相位差，本文提出的测量原理正是基 于数字移相技术。如图2所示，原始计数时钟信号CLKO通过移相后得到C LK90、CLKI80、CLK270 ,相位依次相差90 ° ,用这四路时钟信号同时驱动四个相同的计数器对待测信号进行计数。设时钟频率为f，周期为T,四个 计数器的计数个数分别为ml、m2、m3和m4,则最后脉宽测量值为： 待测信号 CLKO CLK180CLK90 CLK180 CLK270 i_fLnj_Ln_n_TLrLJ[LfLn_ 等故时钟 图2基于数宇移相技术的测量原理 可以看到，这种方法实际等效于将原始计数时钟四倍频，以4f的时钟频率 对待测信号进行计数测量，从而将测量精度提高到原来的4倍。例如原始 计数时钟为80MHz时，系统的等效计数频率则为320MHz ,如果不考虑各路 计数时钟间的相对延迟时间误差，其测量的最大误差将降为原来的四分之 一，仅为3 . 125 ns。同时，该法保证了整个电路的最大工作频率仍为人避 免了时钟频率提高带来的一系列问题。 2系统实现 系统实现的最关键部分是保证送入各计数器的时钟相对延迟精度，即要保 证计数时钟之间的相位差。由于通常原始时钟频率已经相对较高（通常接近 100MHz）,周期在10~20ns 之间，因此对时钟的延迟时间只有几ns ,使用 普通的延迟线芯片无法达到精度要求；同时为了避免电路板内芯片间传送 延迟的影响，保证测试系统的精度、稳定性和柔性。本文采用现场可编程 门阵列（FPGA）来实现所提出的测量方法。系统结构如图3所示。晶振产生 原始输入时钟，通过移相计数模块后得到脉宽的测量值，测量结果送人FI FO缓存中，以加快数据处理速度，最后通过PCI总线完成与计算机的数据 传输。逻辑控制用来协调各模块间的时序，保证系统的正常运行。为提高 测试系统的灵活性和方便性，系统建立了内部寄存器，通过软件修改寄存 器的值可以控制测试系统的启动停止，选择测量高电平或低电平等。移相 计数模块、FIFO缓冲以及逻辑控制均在FPGA芯片内实现，芯片使用XILI NX公司的 Sparta nil 系列。 Sparta nil 系列是一款高性能、低价位的FPGA芯片，其最高运行频率为2 OOMHz，这里选用其中的XC2S15-6(-6 为速度等级)。芯片提供了四个高精 度片内数字延迟锁定环路(Delay-Locked Loop ，即DLL)，可以保证芯片内 时钟信号的零传送延迟和低的时钟歪斜(Clock Skew)；同时可以方便地实 现对时钟信号的常用控制，如移相、倍频、分频等。在HDL程序设计中， 可以使用符号CLKDLL调用片内DLL结构，其管脚图如图4所示。主要管脚 说明如下： CLKDLL CLKIN CLKF B CLKO CLK90 CLK1S0 CLK270 RST CLK2X CLKDV LOCKED 图4 CLKDLL 脚图 CLKIN :时钟源输入，其频率范围为25?100MHz。 CLKFB