DSP硬件系统设计.ppt

② 串行 EEPROM 自举模式（ 8 位） ? 检测外部中断信号是否有效 – BDX2 引脚和 INT3 引脚相连 – 当 BDX2 引脚和 INT3 引脚不相连时，必须在 DSP 复位后 30 个 CPU 时钟周期内产生一个有效 的 INT3 中断。 ? 串行 EEPROM 通过 McBSP2 口和 DSP 进行 连接 ③ 并行自举模式 ? 自举列表位于数据空间 ? Bootloader 程序首先从 I/O 空间的 0FFFF 地 址读取自举列表的地址 ④ 标准串行自举模式 ? Bootloader 首先初始化 C54x DSP 芯片的串 口为标准串口，设置 XF 引脚为低电平，表 示串口已经准备就绪，正在等待接收数据 ? Bootloader 程序检测 IFR 寄存器中标志位 BRINT0 和 BRINT1 判断哪个 McBSP 有数据 输入 ? Bootloader 程序读取数据并检测是否是有效 的关键字 ⑤ I/O 自举模式 ? 利用 0h 地址的 I/O 口借助外部接口实现自举 8 位模式的自举列表通用结构 16 位模式的自举列表通用结构 第 8 章 DSP 硬件系统设计 （ 6 学时） 主要内容 ? 电源、时钟、复位电路 ? JTAG 电路 ? 存储器设计 ? AD/DA 电路 ? DSP 系统自举 V CORE 数据 V I/O RESET 地址 DSP 控制 CLK 片内外设 JTAG D/A 存储 器 JTAG 时钟 复位 电源 A/D 通信接 口 8.1.1 电源电路 ? TMS320C54x DSP 一般都采用双电源、低电压设 计。一般内核电源采用 1.8V 或 1.6V 或 1.5V ， I/O 电 源采用 3.3V 。这样可以降低芯片功耗、又能方便 和片外设备连接。 ? C54x DSP 的电流消耗取决于 DSP 芯片的工作状 态和整个 DSP 系统中其他器件消耗电流的情况。 在具体设计的时候需要估算整个系统的功耗情况， 然后选择满足电流要求的电源设备。一般来说， 整个系统中 DSP 的功耗最大，当 DSP 空闲时，应 当尽量让 DSP 工作于等待状态或休眠状态，以减 少消耗。 ? 可以作为 DSP 电源的芯片比较多，如 Maxim 公司的 MAX604 和 MAX748 ， TI 公司的 TPS72X 和 TPS76X 等。这 些芯片可分为线性电源和开关电源两种。线性电源使用在 对功耗要求不高的场合，且线性电源纹波电压小，对系统 干扰小；开关电源的效率高，一般使用在对功耗要求较高 的场合，相对线性电源来说，开关电源的纹波电压大，有 可能会对系统产生干扰。 ? 在实际设计中可采用 5V 输入电源，然后分别产生 3.3V 和 1.8V 电压。如 TI 公司提供的双路输出 TPS67D325 芯片。 此芯片 2.7 至 10V 输入（典型 5V 输入），可调输出（可调 范围在 1.5 至 5.5V 之间），输出每路输出最大电流为 1A ， 同时提供宽度为 200ms 的复位低电平输出。具体电路如图 8.2 所示。 8.1.2 省电方式设计 ? C54x DSP 省电方式可以使 CPU 临时处于低功耗的休眠状态，但保持 CPU 中的内容，直到省电方式结束， CPU 继续工作。 C54x DSP 省电 方式可以通过执行 IDLE1 、 IDLE2 、 IDLE3 指令，或使 HOLD 管脚成低 电平、同时将 HM 状态位置 1 使之进入省电模式。 ? 闲置方式 1 ? 闲置方式 2 ? 闲置方式 3 ? 保持模式 ? 其他省电方式 – 除了上述 4 个省电方式外，还可以通过外部总线关闭和 CLKOUT 关断来实 现省电模式。 ? C54x DSP 通过分区开关控制寄存器 BSCR 的第 0 位置 1 来关断外部接口时钟， 使接口处于低功耗模式。复位时，此位清零，外部接口时钟恢复。时钟关断 功能使 C54x 可以用软件指令编辑 PMST 的 CLKOFF 位决定 CLKOUT 是否有效。 复位时， CLKOUT 有效。 8.1.3 复位电路 ? 当 C54x 的复位输入引脚 RS 上出现连续 5 个 外部时钟周期以上低电平就能强制 DSP 进 入复位状态，芯片内部所有相关寄存器初 始化。复位后程序从指定的存储地址 FF80H 开始运行。若 RS 管脚一直保持低电 平，芯片就始终处于复位状态。 RS C54X 3.3V