企业管理制度时序电路的基本分析与设计办法.pdfVIP

企业管理制度时序电路的基本分析与 设计办法 时序逻辑电路 时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有 关。时序电路中必须含有具有记忆能力的存储器件。 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图 6 种方式表示， 这些表示方法在本质上是相同的，可以互相转换。 一、时序电路的基本分析和设计方法 （一）分析步骤 1 ．根据给定的时序电路图写出下列各逻辑方程式： （1）各触发器的时钟方程。（2）时序电路的输出方程。（3 ）各触发器的驱动方程。 2 ．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的 状态方程。 3 ．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4 ．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 【例 1】分析时序电路 CP  CP  CP  CP （1）时钟方程： 2 1 0 Y  Q n Qn 输出方程： 1 2  n n J 2  Q1 K 2  Q1   J  Qn K  Q n 1 0 1 0  n n J 0  Q2 K 0  Q2 驱动方程：  （2 ）求状态方程 JK 触发器的特性方程： Qn1  JQ n  K Qn 将各触发器的驱动方程代入，即得电路的状态方程：  n1 n n n n n n n Q  J Q  K Q  Q Q  Q Q  Q  2 2 2 2 2 1 2 1 2 1 n1 n n n n n n n Q  J Q  K Q  Q Q  Q Q  Q 1 1 1 1 1 0 1 0 1 0  n1 n n n n n n n Q  J Q  K Q  Q Q  Q Q  Q  0 0 0 0 0 2 0 2 0 2 （3 ）计算、列状态表  n1 n Q2  Q1  Qn1  Qn 1 0  n1 n Q0  Q2  Y  Q n Qn 1 2 （4 ）画状态图及时序图 （5 ）逻辑功能 有效循环的 6 个状态分别是 0 ～5 这 6 个十进制数字的格雷码，并且在时钟脉冲 CP 的作用下，这 6 个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当对第 6 个脉冲计数时，计数器又重新从