- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
合工大数电课程设计报告
———————————————————————————————— 作者:
———————————————————————————————— 日期:
2
数字电路课程设计 设计报告
学院: 计算机与信息学院
姓名:
学号:
14-2班 通信工程班级:
吴从中 许良凤指导老师:
3
设计 成绩数字电路课程设计 题目 (一)设计题目:智力竞赛电子抢答器 、设计任务:本课程设计的任务是设计一个电子抢答控制器决定最先给出控制信号答题人、设计指标及要求供抢答者使用个,每路设置一个抢答按,)通道电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指同时扬声,则该组指示灯,显示电路显示出抢答者的组若参赛者按抢答开,
3 发出“滴嘟”的双,音响持其他开关不起作用)电路应具备自锁功,一旦有人事先抢,(二)设计题目:数字电子钟设、设计任务本课程设计的任务是设计一个数字电子钟能够准点报时并具有校时功能
、设计指标及要求2小时为周期)时钟功:采用数码管显示累计时间,秒”的功能)校时功:能快速校准时“分(1整点时再鸣叫一次高5次低( 500 Hz ) ,)整时报时功:具体要求整点前鸣)选6,两次鸣叫间0 .5 000 H左) ,共鸣10 )计时准:每天计时误差不超
建议:从学生的工作态度、工作量、设计(论文)的创造性、学术性、实用性及书面表达能力等方给出评价签名201语4
设计题目:智力竞赛电子抢答器
1. 设计任务与要求
? 设计一个电子抢答控制器决定最先给出控制信号的答题人。
? 通道数8个,每路设置一个抢答按钮, 供抢答者使用。
? 电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者的组别, 同时扬声器发出“滴嘟”的双音, 音响持续2~3 s。
? 电路应具备自锁功能, 一旦有人事先抢答, 其他开关不起作用。
2. 方案设计与论证
? 方案一:
利用编码器74LS148对电路进行输入判断,获取输入信息;然后送入74LS279进行数据的保存于锁存,最后送入74LS48数码管驱动驱动数码管显示结果。
? 方案二:
该方案即为最终所采用的方案,它采用了74LS148来实现抢答器的选号,采用了74LS373芯片实现对号码的锁存。输入电路由锁存器74LS373和按键组成。锁存器控制电路由相关的门电路组成。5
优先编码器74LS148 进行编码, 编成的二进制代码再送到BCD
码七段译码驱动器74LS247 , 最后送到共阳极的七段数码管, 显示相应的数字。
? 选择方案:
在方案一中,其电路较方案二较为复杂,涉及到连线的改变。它有自身的优点,但其线路过于复杂,所以它不是首选方案。而由于方案二已能满足基本设计和提高设计的要求,而且它的原理更简单易懂,直观明了,元件更少,连线更方便,且比较容易实现,所以最终选用了方案二。在主持人将控制开关打到开始时,抢答开关的信号将进入锁存器,后进入74LS148,信号变为二进制信号,后经过译码器在显示屏上显示。总体框图如下:
单元电路设计3.6
? 输入单元:
输入部分由8个按钮开关,排阻和74LS373锁存器组成,在没人抢答时,74LS373的使能端为为高电平,此时芯片处于工作状态,输入什么数据,就输出什么数据。当有人抢答时,使能端为低电平,电路输入端被锁存,输出端继续输出锁存前的数据,及输出不受影响。(注意:要接上拉电阻,以防电源与地短接)
引脚图74LS373为正常逻辑状态,可~为低电平时,当三态允许控制端 OEQ0Q77
用来驱动负载或总线。当 OE为高电平时,Q0~Q7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。
您可能关注的文档
最近下载
- 电池及锂电池基础知识培训.pdf VIP
- 拆分合同协议.docx VIP
- 日剧剧本___ハケンの品格.doc VIP
- 劳动教育整理与收纳.pptx VIP
- 部编版2025 初中历史七上 第6课 战国时期的社会变革 课件(共28张PPT)(含音频+视频).pptx VIP
- (刘氏字辈派语寻宗资料第廿七辑.doc VIP
- 先锋sc-lx89-79-fxj-zhtw功放中文说明书.pdf VIP
- XX医生正高职称主任医师评审答辩材料PPT课件(完整框架).pptx VIP
- 教室整理与收纳过程中的创造性劳动实践.docx VIP
- 2024《小学劳动教育课程实施现状调查研究—以X小学为例》12000字.docx VIP
文档评论(0)