数控分频器的VHDL设计.docxVIP

下载本文档

33
0
约5.21千字
约 6页
2020-09-13 发布于天津
举报
版权申诉

数控分频器的VHDL设计.docx

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

下载程序到开发板可以看到随着输入的越来越大蜂鸣器的声音越来越尖锐说明输出信广州大学学生实验报告广州大学学生实验报告设计原理本程序设计的主要思路是设计一个单向计数器从预置数起点开始计数计数到设定的最大值输出信号取反与此同时计数器回归到预置数起点继续计数继续计数到最大值后最大值后再次取反如此往复产生了一个原始时钟信号的分频信号频率为实验室电子信息楼年月日学院机电学院年级专业班电信姓名苏伟强学号实验课程名称可编程逻辑器件及硬件描述语言实验成绩实验项目名称实验数控分频器的设计指导老师秦剑的功能部分负责从

d） d）下载程序到开发板，可以看到，随着输入的 D越来越大，蜂鸣器的声音越来越尖锐，说明输出信广州大学学生实验报告广州大学学生实验报告设计原理：本程序设计的主要思路是，设计一个单向计数器，从预置数 D （起点）开始计数，计数到设定的最大值（0XFF ），输出信号POUT取反，与此同时，计数器回归到预置数起点 D继续计数，继续计数到最大值后，最大值后，POUT再次取反，如此往复，产生了一个原始时钟信号的分频信号POUT，频率为实验室：电子信息楼317EDA 2017 年11月1日学院机电学院年级、专业、班电信 151 姓名苏伟强学号 1507400051 实验课