TPC编译码的技术研究及其FPGA实现.pdfVIP

TPC编译码的技术研究及其FPGA实现 信道编码是无线通信系统中的重要组成部分,而Turbo码在纠错性能上的优 异表现早已引起了通信界的广泛关注。1994年P.Ryndiah提出了一种译码方法 类似于Turbo码的软输入软输出迭代译码算法,并将其应用于乘积码,称为Turbo 乘积码(TPC)。 Turbo 乘积码具有极好的抗干扰和抗衰落特性,是一种高效的纠错编码技术, 而且由于采用了线性分组码作为子码,其译码复杂度比Turbo码低,译码延迟小, 适合于在高速通信系统中应用,具有比Turbo码更好的渐进性能。近年来,Turbo 乘积码是一种非常有前途的信道编码,被越来越广泛地应用于各种通信场合。 本文首先对最佳接收原理,最大似然译码和软判决译码等TPC译码的基础理 论作了论述,然后根据TPC软判决译码的特点,对作为其核心算法的Chase译码算 法的原理和实现方法等进行了研究,并进行了改进,进一步减少了译码算法的复 杂度。又依据TPC译码时常采用的迭代译码方法,对影响译码性能的码字码型和 迭代次数进行了比较。 最后根据对TPC译码算法的Matlab仿真,结合FPGA具体设计了TPC编译码 器并进行了相应的硬件仿真。设计时,将系统分为许多小模块来进行处理,使系统 的设计更为灵活。 设计完成后,先分别对每一个模块进行仿真,然后将系统综合起来,在 EP3C120F780C8上对其进行了综合仿真。仿真结果表明,Turbo乘积码译码复杂度 低,在加性高斯白噪声(AWGN)信道下,在低信噪比时,译码性能仍然很好的。 本文设计的系统在1Mbps的码速率情况下可以实现实时译码,同时与国外成 型的译码芯片相比,由于使用了FPGA编程设计,更加灵活方便。