基于FPGA生成服从高斯分的布随机变量.ppt

基于FPGA生成服从高斯分布 的随机变量 云南大学电子信息工程 系统概述 2随机信号生成 3高斯变量生成器 4高斯变量的输出 5总结 系统结构图 .。 k距EA r p B 本高斯分布随机变量的生成可大体分为 M序列生成器模块 高斯变量生成器模块 BCD转码模块 七段译码器显示模块 其中,M序列生成器模块、高斯变量生成器 模块、BCD转码模块和七段译码器显示模 块都是基于FPGA利用 Verilog hdl描述实 现。其中高斯变量生成器模块中的参数由 matlab编程产生 随机信号生成 计算机中的随机函数是按照一定算法模拟产 生的,其结果是确定的,是可见的。我们可以这 样认为这个可预见的结果其出现的概率是100 所以用计算机随机函数所产生的“随机数”并不 随机,是伪随机数 本系统采用m序列实现伪随机码。由于数字精 度有限,高斯变量发生器实际上产生的是伪随机 数,具有一定的周期性。但只要周期足够长,就 能满足实际工程的需要。 M序列发生器 M序列发生器的核心部分就是带有反馈的移位寄 存 M序列产生器的功能要求 1.有10个移位寄存器组成,共用一个时钟(上升 沿触发); 2同步清零 3.同步清零后延时一个时钟寄存器开始输出; 4.征方程是A10+X^3+1;反馈系数为 10010000001; 5清零时寄存器组初始状态赋值为1000000000 6生成的M序列周期为1023 M序列发生器的 Verilog HDL描述 module m generator(Cik, m out, En, cIr 输入系统时钟 全局使能信号 输入的系统全局置专信号 output [9: 0] m out ∥产生的m序列 reg[9o] register;/用来产生伪码的移位寄存器 gn m_out[9: 0]= register[9: 0 always @(posedge Clk) if(Cir) register9:0]=10b100000000 全局置位信号有效的时候,将移位寄存器的初始值赋值到移位寄存器 else if(En== 1) register[9: 0]=(register[O]+register[4], register[9: 11: ∥这里根据生成多项式来安排 enamoqule D E Mates Tine Ba:1355ra .:Portes: 32u Irterya:[319 us Stat A国 3.1332u 3.23u 气气气气L 鸿同国 4四趣四为四 M序列发生器产生随机码 高斯变量生成器 系统采用査找表技术实现高斯变量的输出, 高斯变量生成器以LPM_ROM为核心,以M 序列为地址,输岀高斯变量向量。 正态分布概率密度函数 f(x)=14 2To 使用N个正弦波叠加原理合成高斯分布随机 变量。 X=∑ C cos(2T f, t+9) 等距法(MED)的只要特点:相邻离散多 普勒频率对具有相等的距离,可以通过定 义离散多普勒频率来定义如下 fr maX (2n-1) co(arcsin()-arcsin( 9.为均匀分布随机变量,qn=rand1,N)