静态串行显示实验.pdfVIP

下载本文档

68
0
约2.54万字
约 9页
2020-10-07 发布于未知
举报
版权申诉

静态串行显示实验.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验九静态串行显示实验一、实验目的 1.掌握数字、字符转换成显示段码的软件译码方法 2.静态显示的原理和相关程序的编写二、实验电路 1.静态显示，电路图中所示显示器由 5 个共阴极数码管组成输入只有两个信号，它们是串行数据线 DIN 和移位信号 CLK 5 个串/并移位寄存器芯片 74LS164 首尾相连。每片的并行输出作为 LED 数码管的段码 74LS164 的引脚图如图所示； 74LS164 为 8 位串入并出移位寄存器， 1、2 为串行输入端，Q0～Q7 为并行输出端，CLK 为移位时钟脉冲，上升沿移入一位；MR 为清零端，低电平时并行输出为零三、实验内容及步骤单片机的 P1.0 作数据串行输出，P1.1 作移位脉 74LS1 冲输出,当然用户也可以用其他 I/O 口 64 1.使用单片机最小应用系 1 模块，用导线连接 P1.0、P1.1 到串行静态显示模块的 DIN、CLK 端 2.用串行数据通信线连接计算机与仿真器，把仿开真器插到模块的锁紧插座中，请注意仿真器的方向始地址指：缺口朝上针设置 3.打开 Keil uVision2 仿真软件，首先建立本实取段码验的项目文件，接着添加串行显示.ASM 源程序，进行编译，直到编译无误段码左 4.进行软件设置，选择硬件仿真，选择串行口，移一位输出一设置波特率为 38400 5.打开模块电源和总电源，点击开始位段码输出一个移位脉冲 N 取 Y 6. 调试按钮，点击 RUN 按钮运行程序 5LED 显示“80C51”。停止程序运行，显示不变，说明静态显示模块具有数据锁存功能四、流程图及源程序 1.流程图 2.源程序 DBUF0 EQU 30H ；置存储区首址 TEMP EQU 40H ；置缓冲区首址 DIN BIT P1.0 ；置串行输出口 CLK