计算机组织与结构：LEC04_静态流水线.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 作 业 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 前递情况下的数据相关 取数指令的结果在MEM阶段才有效，后续相关指令需要阻塞一拍 lw r1,100(r2) sub r4,r1,r3 and r6,r1,r7 or r8,r1,r9 xor r10,r1,r11 * 通过静态调度解决相关 如下程序段的优化和非优化代码 a = b + c; d = e -f; Fast code: LW Rb,b LW Rc,c LW Re,e ADD Ra,Rb,Rc LW Rf,f SW a,Ra SUB Rd,Re,Rf SW d,Rd Slow code: LW Rb,b LW Rc,c ADD Ra,Rb,Rc SW a,Ra LW Re,e LW Rf,f SUB Rd,Re,Rf SW d,Rd * ALU Mux2 Mux2 Mux8 Mux8 译码器 + Mux2 2 指令存储器 数据存储器 cond? PC C A B C D S1 S2 S3 S4 S5 S1 = AC S3 =~A(B|C|D)|A~B~C|~BC~D S4 = A(B|C|D) S5 = AB~C~D S1 S3 S2 S1 S1 S3 S3 s1,s2,d d2 d1 S4 0 源和目标有相等且非0且取数相关 输入使能 输入使能 Reset Mux3 Mux3 OP Dest Src1 Src2 Imm Forward控制 * Forwarding的相关处理逻辑 以ALU左端的输入为例 当s1和前面两级的目标寄存器域d1和d2都不相等时，选择中间通路 当s1==d2时，选择右边通路 当s1==d1且当前操作不是LD时，选择左边通路 当s1==d1且当前操作是LD时，后面流水线暂停，往前面流水线送空操作 * 流水线和例外 * 例外(Exception)与流水线 例外原因 I/O请求：外部中断 指令例外：用户请求例外 系统调用、断点、跟踪调试指令 运算部件 整数运算溢出、浮点异常 存储管理部件 访存地址不对齐、用户访问系统空间、TLB失效、缺页、存储保护错（写只读页） 保留指令错：未实现指令 硬件错 等等 * 例外发生的流水阶段 取指：访存例外 译码：保留指令、中断指令如Trap、Syscall 执行：整数溢出、浮点异常（如除零）等 访存：访存例外 其它：外部中断，可能在任何时候发生 例外特征 同步与异步 用户请求与系统强制 可屏蔽与不可屏蔽 指令内与指令间 可恢复与结束 * * 在前述例外中，指令内可恢复例外的处理比较困难，条件转移指令的delay slot又增加了例外处理的难度 精确例外：在处理例外时，发生例外指令前面的所有指令都执行完，例外指令后面的所有指令还未执行。精确例外是存储管理和IEEE运算规范的要求 发生例外指令前面的指令继续执行完 后面的指令不能修改机器状态，对运算状态字的修改可能在EX阶段进行 多条指令发生例外 * 可以把每条指令的例外延迟到WB时再处理 对机器状态的修改也在WB阶段进行 对状态寄存器的修改从EX阶段延迟到WB阶段 * 简单流水线的例外处理 任何一级流水发生例外时，在流水线中记录下发生例外的事件，直到WB阶段再处理 如果在EX阶段要修改机器状态（如状态寄存器），保存下来直到WB阶段再修改。 指令的PC值随指令流水前进到WB阶段例外处理专用 外部中断作为IF的例外处理 指定通用寄存器中的一个（如最后一个）为例外处理时保存PC值专用。 当发生例外的指令在WB阶段时： 保存该指令的PC（也在WB阶段），有些机器还保存其它状态 置PC值为例外处理程序入口地址 * ALU Mux2 Mux2 Mux8 Mux8 译码器 + Mux2 2 指令存储器 数据存储器 cond? PC C A B C D S1 S2 S3 S4 S5 S1 = AC S3 =~A(B|C|D)|A~B~C|~BC~D S4 = A(B|C|D) S5 = AB~C~D S1 S3 S2 S1 S1 S3 S3 dest dest dest S4 0 Mux2 源和目标有相等且非0 输入使能 输入使能 Reset Mux2 0 OP Dest Src1 Src2 Imm 相关控制 * ALU Mux2 Mux2 Mux8 Mux8 译码器 + Mu