8位序列检测器的设计.pdfVIP

西华大学课程设计说明书 八位序列检测器设计 摘 要:序列检测器多用于通信系统中对禁用码的检测，或者是对所需信号的提取， 即一旦检测到所需信号就输出高电平，这在数字通信领域有广泛的应运。本文介绍了一 种采用单片PGA 芯片进行脉冲序列检测器的设计方法，主要阐述如何使用新兴的 EDA 器件取代传统的电子设计方法，利用 FPGA 的可编程性，简洁而又多变的设计方法， 缩短了研发周期，同时使设计的电路体积更小功能更强大。 本次课程设计设计出能够 检测序列 的序列检测器，并以此来描述序列检测器的设计过程和基于 FPGA 的软件仿真。最后通过QuartusII 的波形输出对设计方案进行检测，在硬件调试 经检测输出正确设计符合要求。 关键词: VHDL 序列检测 Quartus Ⅱ FPGA Abstract ：Sequence detector system used for communication on the detection code disabled, or is the extraction of the desired signal, that is, once detected, the required high output signal, which in the broad field of digital communications to be transported. This paper presents a single FPGA chip with the detector pulse sequence design method, mainly on how to us e new device to replace the traditional EDA electronic design, the use of FPGAs programmability, concise and changing the design method shortens the development cycle, while allowing smaller circuit design and more powerful. The curriculum is designed to detect sequence sequence detectors, and detector in order to describe the sequence of the design process and FPGA- based software simulation. Finally, the output of the waveform QuartusII design testing, debugging the hardware design has been tested and meet the requirements of the correct output. Keywords ： VHDL Sequence detection Quartus Ⅱ FPGA 1 西华大学课程设计说明书 目 录 1 前言 1 1.1 课题设计背景 1 2. 总体方案设计 2 2.1 方案比较 2 2.2 两种方案的论证与比较 3 3. 单元模块设计 4 3.1 序列信号发生器 4 3.2 序列检测器 6 3.3 计数器 7 3.4 顶层文件设计 8 4 系统调试与验证 9 4.1 待测序列的输入 9 4.2 时序仿真 11 4.3 结果分析 12 5 总结与体会 13 6 辞谢 14 7 参考文献 15