电子技术及应用项目十.ppt

项目十 四路智力抢答器 一、设计任务 本项目要求学生以中规模数字集成电路为主，设计多路 抢答器。 二、设计目的 (1) 熟悉集成电路芯片的引脚安排； (2) 掌握各芯片的逻辑功能及使用方法； (3) 了解面包板结构及其接线方法； (4) 了解组合逻辑电路的设计过程； (5) 熟悉四路智力抢答器的设计与制作。 三、设计要求 (1) 设计一个智力竞赛抢答器，可同时提供 4 名选手参加 比赛，按钮的编号为 1 、 2 、 3 、 4 。 (2) 给主持人设置一个控制开关，用来控制系统的清零 复位。 (3) 抢答器具有数据锁存、显示和声音提示功能。主持 人将系统复位后，参赛者按抢答开关，则该组指示灯亮，并 显示出抢答者的序号，同时发出报警声音 ( 当有人抢答时， 有 3 s 左右的声音提示 ) 。 (4) 抢答器具有定时抢答的功能，抢答的时间可预设 ( 暂 定为 30 s) ，当主持人启动开始键后，定时器开始计数并显示， 参赛选手在设定时间内进行抢答。如果定时时间到，无人抢 答，则定时器发出短暂的声响，本次抢答无效，封锁输入电 路，禁止选手超时后抢答。 (5) 抢答器具有答题限时功能，选手抢答成功后，选手 的答题时间可预设 ( 暂定为 60 s) ，参赛选手需要在规定时间 内答题完毕。 如果规定时间到，答题未结束，则定时器发 出短暂的声响，本次抢答无效，封锁输入电路，禁止选手超 时答题。 四、设计框图 图 10-1-1 、图 10-1-2 所示分别为“四路智力抢答器”第 一部分和第二部分设计框图。 图 10-1-1 “四路智力抢答器”第一部分设计框图 图 10-1-2 “四路智力抢答器”第二部分设计框图 五、设计内容 ( 一 ) 设计步骤 (1) 组装信号输入和锁存电路。测试选手抢答和主持人 复位的过程。 (2) 完成编码、译码和显示电路。测试选手抢答时编码、 译码和显示电路是否正常工作，如果抢答时显示台位不正常， 则分析故障原因并改正。 (3) 完成声音报警电路。 (4) 组装调试秒脉冲产生电路。注意： 555 是模数混合的 集成电路，为防止它对数字电路产生干扰，布线时， 555 的 电源、地线应与数字电路的电源、地线分开走线。 (5) 组装、调试计数器与译码显示电路。输入 1 Hz 的脉 冲信号，观察计数的过程。 (6) 完成电路第一部分和第二部分的组合。用组合逻辑 电路设计的方法来实现电路的组合部分。 (7) 完成电路的整体联调，检查电路是否能够满足系统 的设计要求。 (8) 画出逻辑电路图，写出完整的总结报告。 ( 二 ) 主要元器件 ( 参考 ) 锁存器 CD4042 ，四 — 二输入与非门 74LS00 ，字段译码 器 74LS47 ，二 — 四输入与非门 74LS20 ， 555 定时器。 ( 三 ) 设计报告要求 (1) 题目要求； (2) 选择设计方案，画出总电路原理框图，叙述设计思 路； (3) 单元电路设计及基本原理分析； (4) 提供参数计算过程和选择器件依据； (5) 记录调试过程，对调试过程中遇到的故障进行分析； (6) 记录测试结果，并作简要说明； (7) 设计过程的体会与创新点、建议； (8) 主要元件清单。