FPGA显示译码电路实验报告.pdfVIP

FPGA显示译码电路实验报告 实验课程名称： FPGA应用开发实验实验项目名称：显示译码电 路 班级： 姓名：学号： 成绩： ________________ 一、实验目的 1. 实现常见英语字母显示。 2. 实现十六进制计数显示。 3. 加深 PLD设计的过程，并比较原理图输入和文本输入的优劣。 二、实验原理 （1）显示简单字符 七段数码管显示电路如下图所示： 参考原理图： 图中包含一个七段解码器模块， c2～c0 是解码器的 3 个输入， 当输入值不同时，输出不同的字符。如表中所示，当输入值为 100～111 时，输出空格，即数码管全暗。七段数码管的不同段 位用数字 0～6 表示，注意七段数码管是共阳极的，即各管段输 入低电平时，数码管亮；否则数码管暗。 （2）显示 0~9 数字 在完成简单字符显示电路之后，设计一个用于显示 0～9 数字的 七段数码管电路。电路图如下图所示， c3～c0 是七段数码器的 输入，当输入 0000～1001 时，则输出 0～9，如表中所示；当输 入 1010～1111 时，输出空格。 参考原理图： （3）循环显示 4 个字符 电路的工作原理是，输入端 U、V、W 和 X 的输入值分别是 000、 001、010 和 011，通过 s1 和 s0 选择四个输入端其中一个作为七 段解码器的输入值，从而显示 H、L、E 和 O任一字符。 参考原理图： 三、实验步骤 （1）显示简单字符 1VHDL硬件描述语言为： 2功能仿真： 3时序仿真： 4引脚分配： 5程序下载： 之后在 DE2上验证，拨动开关，能显示对应的字母。（ 2）显示 0~9 数字 1VHDL硬件描述语言为： 2功能仿真： 3时序仿真： 4引脚分配： 5程序下载： 在 DE2上验证，拨动开关，能显示数字 0-9 ，实验结果与设计要 求一致。（ 3）循环显示 4 个字符 1VHDL硬件描述语言： 2功能仿真： 3时序仿真： 4引脚分配： 5程序下载： 在 DE2上验证， 能够循环显示四个字符， 实验结果与设计要求一 致。 四、实验小结 通过这次实验，我基本掌握了用 VHDL硬件描述语言来实现显示 译码电路， 并能够在 DE2上显示数字和字母， 并能通过开关来控 制显示的数字和字母， 还能实现数字的循环显示， 同时我还学会 了如何生成元件。还有通过这几次的实验我更加熟练的掌握了 FPGA的基本实验步骤。当然实验中也遇到了一些问题，比如怎 样创建一个符号， 后来在老师的提示下得到了解决。 总之，这次 试验让我受益匪浅。