组成原理设计报告内容指导.docxVIP

组成原理设计报告内容指导 【课程设计内容】 题目：指令系统及指令译码器设计 设计内容如下： 1、 指令系统设计：11、22、33、56号指令 编亏 指令 机器码 1 机器码2 注 释 11 ADDC A, EM 1000 EM 将存储器EM地址的值加入累加器 A中，带进位 22 AND A, @R? 10101 累加器A “与”间址存储器的值 33 MOV R? A 100000 将累加器A中的值送入R?中 56 RLC A 110111 累加器A带进位左移 2、 模型机硬件设计：指令译码器 3、 逻辑电路设计：正逻辑的 SN74181芯片 【系统设计】 1、 模型机逻辑框图 图1整机逻辑框图 芯片引脚 XCV200 IDT71V016SA 16 bits CPU poilout tnetiid SRAM L/O15-VO0 A15-A0 /OE /WB BHE /BLE /OS keyin mem_rd metn wr elk mem_bh rst mem cs 5q 图2芯片引脚逻辑框图 CPU逻辑框图 111 RRD=O 111 RKD-O 1{JU [Milt ALU :寄存器组 ?「E I RRD : :1―—―弥: RO Lil RRD - 制号排控信安 』「1操作信号 操作 捽制骞 陆工作寄存署 X\ F.\ ] X2 XI XO.总线抨制 一1笔为暮 IR￡N I IBI S指令总挟 1C1 中断信号 TXT CODE 图3 CPU逻辑框图 2、 指令系统设计 11 ADDC A, EM 类型：算术运算指令 寻址方式：存储器直接寻址 功能：将存储器EM地址的值加入累加器 A中，带进位 22 AND A, @R? 类型：逻辑运算指令 寻址方式：寄存器间接寻址 功能：累加器A与”间址存储器的值 33 MOV R? A 类型：数据传送类指令 寻址方式：寄存器间接寻址 功能：将累加器 A中的值送入R冲 56 RLC A 类型：逻辑操作类指令 功能：累加器 A带进位左移 3、 微操作控制信号 1、 XRD :外部设备读信号，当给出了外设的地址后，输出此信号，从 指定外设读数据。 2、 EMWR:程序存储器EM写信号。 3、 EMRD:程序存储器 EM读信号。 4、 PCOE 将程序计数器 PC的值送到地址总线 ABUS上(MAR)。 5、 EMEN: 将程序存储器 EM与数据总线 DBUS接通，由EMWR和 EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS 6、 IREN:将程序存储器EM读出的数据打入指令寄存器 IR。 7、 EINT:中断返回时清除中断响应和中断请求标志，便于下次中断。 8、 ELP PC打入允许，与指令寄存器 IR3、IR2位结合，控制程序跳 转。 9、 FSTC 进位置 1, CY=1 10、 FCLC 进位置 0, CY=0 11、 MAREN:将地址总线 ABUS上的地址打入地址寄存器 MAR。 12、 MAROE:将地址寄存器MAR的值送到地址总线 ABUS上。 13、 OUTEN:将数据总线 DBUS上数据送到输出端口寄存器 OUT里。 14、 STEN将数据总线DBUS上数据存入堆栈寄存器 ST中。 15、 RRD 读寄存器组R0-R3,寄存器R尚选择由指令的最低两位决 定。 16、 RWR: 写寄存器组R0-R3,寄存器R尚选择由指令的最低两位决 定。 17、 CN: 决定运算器是否带进位移位， CN=1带进位，CN=0不带进 位。 18、 FEN 将标志位存入 ALU内部的标志寄存器。 19、 WEN:将数据总线DBUS的值打入工作寄存器 W中。 20、 AEN:将数据总线DBUS的值打入累加器A中。 21-23: X2~ X0 : X2、X1、X0三位组合来译码选择将数据送到 DBUS 上的寄存器。 24-26: S2~ S0: S2、S1、S0三位组合决定 ALU做何种运算。 4、 指令执行流程 5、 助记符 节拍 数 微操作 控制信号 涉及的硬件 11 ADDC A, EM T7 P3 MAR PCOE MAREN PC, MAR, EM, W, A,ALU, F T6 EM W PC + 1 EMEN EMRD WEN T5 W r MAR WENWAREN T4 EM r W EMEN EMRD WEN T3 A+W r DBUS A S2 ~S0 AEN FEN 22 AND A, @R? T5 @R? r MAR WEN MAREN R, DBUS, MAR, EM, W,A ALU,F T4 EM r W EMEN EMRD WEN T3 A AND W r DBUS A S2 ~S0 AEN FEN  33 MOV R?, A T3 A