杭电第4章时序仿真与硬件实现(1).pptVIP

4.7 SignalProbe使用方法 1. 按常规流程完成设计仿真和硬件测试 2. 设置SignalProbe Pins Tools-SignalProbe Pins-芯片引脚选项- Pin name-Source-Add 3. 编译SignalProbe Pins测试信息并下载测试 Processing-Start-Start SignaProbe Compilation，编译成功后即下载设计文件于FPGA中测试。 4.8 宏模块逻辑功能查询 原理图模块的逻辑真值表的查阅方法如下：Macrofunctions-Messages-Macrofunction项和Old_Style Macrofunctions项-最后选择译码器系列名Decoders中的74LS138 实 验 4-1．多路选择器设计实验 4-2．8位加法器设计实验 4-3．8位硬件乘法器设计实验 4-4．十六进制7段数码显示译码器设计 实 验 第4章 时序仿真与硬件实现 4.1 Verilog程序输入与仿真测试 4.1.1 编辑和输入设计文件 任何一项EDA设计都是一项工程，都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都放在同一文件夹中。 4.1 Verilog程序输入与仿真测试 4.1.2 创建