集成电路VHDL课件 第(5)章.pptVIP

双向和三态电路信号赋值例解 双向和三态电路信号赋值例解 IF语句概述 IF语句概述 IF语句概述 进程语句归纳 进程语句归纳 进程语句归纳 进程语句归纳 进程语句归纳 并行语句例解 仿真延时 仿真延时 仿真延时 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 三态总线电路设计 library ieee; use ieee.std_logic_1164.all; entity tri is port (ctl : in std_logic_vector(1 downto 0); datain1， datain2，datain3， datain4 : in std_logic_vector(7 downto 0); q : out std_logic_vector(7 downto 0) ); end tri; architecture body_tri of tri is begin q = datain1 when ctl=00 else (others =‘0) ; q = datain2 when ctl=01 else (others =‘0) ; q = datain3 when ctl=