基于libero的数字逻辑设计仿真及验证实验.docx

实验题目 基于 Libero 的数字逻辑设计 仿真及验证实验 1、 熟悉EDA工具的使用；仿真基本门电路。 2、 仿真组合逻辑电路。 3、 仿真时序逻辑电路。 4、 基本门电路、组合电路和时序电路的程序烧录及验证。 5、 数字逻辑综合设计仿真及验证。 实验报告 1、基本门电路 一、实验目的 1、了解基于 Verilog 的基本门电路的设计及其验证。 2、熟悉利用 EDA 工具进行设计及仿真的流程。 3、学习针对实际门电路芯片 74HC00、74HC02、74HC04、74HC08、74HC32、74HC86 进行 VerilogHDL 设计的方法。 二、实验环境 Libero 仿真软件。 三、实验内容 1、掌握 Libero 软件的使用方法。 2、进行针对 74 系列基本门电路的设计，并完成相应的仿真实验。 3、参考教材中相应章节的设计代码、测试平台代码（可自行编程） ，完成 74HC00、 74HC02、74HC04、 74HC08、74HC32、74HC86 相应的设计、综合及仿真。 4、提交针对 74HC00、74HC02、74HC04、74HC08、74HC32、74HC86 （任选一个） 的综合结果，以及相应的仿真结果。 四、实验结果和数据处理 1、所．有．模块及测试平台代码清单 //74HC00 代码 -与非 module HC00(A,B,Y); input [4:1