新一代cpld及其应用.docxVIP

新一代CPLDR其应用 摘要：介绍了新一代可编程逻辑器件 Stratix 系列，并在此基础上详细叙述了基 于Stratix 系列设计高阶FIR滤波器的方法 和步骤，通过举例总结了 CPLDft数字信号 处理方面的优越性和良好的发展前景。 关键词：CPLD FIR 近年来，随着集成芯片制造技术的发展，可 编程逻辑器件在速度和集成度两方面得到 了飞速提高。由于它具有功耗低、体积小、 集成度高、速度快、开发周期短、费用低、 用户可定义功能及可重复编程和擦写等许 多优点，应用领域不断扩大，越来越多的电 子系统开始采用可编程逻辑器件来实现数 字信号处理，从而使通用DSP芯片难于完成 的一些时序组合逻辑和某些简单的大运算 量的数学计算得以实现。继 QuickLogic和 XILINX分别开发了内含嵌入式 FIR core的 CPL陀后，ALTERAM司又推出了新一代可 编程逻辑器件Stratix 系列，其性能完全满 足高速数字信号算是系统的设计要求。 1 Stratix 系列器件的主要特性 同其它含有嵌入式 FIR core的CPLDH比较， Stratix 系列CPL酥用了内核，m全铜工 艺，由QuartusII以上版本软件支持，可以 重复编程，通过JTAG接口或者EPROM口载 程序，内部有DSP模块、PLL、大带宽高速 I/O接口和大容量存储模块。主要内部资源 参见表1。 表1 Stratix 器件内部资源表内部资源 EP1S10EP1S20EP1S25EP1S30EP1S40EP1S60E P1S80EP1S120I 辑单元 10,57018,46025,66032,47041,25057,1207 9,040114,140M512 RAM 模块 941942242953845747671,118M4K RAM 模块 6082138171183292364520MegaRAM 模块 122446912RAM^、量 920,4481,2669,2481,944,5763,317,1843, 4423,7445,215,1047,9427,52010,118,016 DS吵块610101214182228嵌入式乘器 48808096112144176224 锁相环 6661012121212用户最多可用引脚 422582702469/6727268181,0181,2341,310 该系列CPLK要特点包括 ?高性能体系：Stratix 系列器件的新结构 采用了 DitrectDriveTM 技术和快速连续 MultiTrackTM 互联技术。MultiTrackTM 互 联技术可以根据走线不同长度进行优化， 改 善内部模块之间的互联性能。Altera公司特 有的DirectDriveTM技术保证片内所有的函 数可以直接连接使用同一布线资源。 这两种 技术与QuartusII以上版本软件提供的 LogicLock(tm)功能相结合，便于进行模块 化设计，简化了系统集成。 Stratix 系统器 件片内的全局和本地时钟资源提供了多达 40个独立的系统时钟，有利于实现最丰富的 系统性能；全新的布线结构，分为三种长度 的行列布线，在保证延时可预测的同时，增 加了布线的灵活性。 ?大容量存储资源：Stratix 器件中的 TriMatrix 存储结构具有高达 10Mbit的RAM 和高达12Tbps的峰值存储带；有三种不的 嵌入存储模块类型，它们都具有混合宽度和 混合时钟模式嵌入移位寄存器功能，可用于 多种不同的场合 512bit M512 模块：512位模块加上校验， 可用于接口速率适配的 FIFO。 4Kbit M4K模块：4K位模块加上校验，可用 于小型数据块存储和多通道 I/O协议。 512Kbit MegaRA碾块：512K位 RAM）口上校 验，可用于存储大型数据块或者 Nios TM嵌 入式处理器软核代码等。 其中，4Kbit M4K 模块和 512Kbit MegaRAM 模块支持完全的双端口模式。 所有存储资源 分布在整个器件中，设计者可根据设计的存 储器类型和容量大小，通过Altera Quartus II软件的MegaFunction函数，灵活选择不 同参数，配置成特定存储容量的 RAMDPRAM FIFO等特殊模块。 ?高带宽 DSP莫块：Stratix DSP莫块包括 硬件乘法器、加法器、减法器、累加器和流 水线寄存器。各个功能单元之间有专用的走 线，具有针对Stratix 器件内部大量存储器 的专用存储器结构接口， 因此通过优化设计, DS时莫块可提供高达的DSP性能，并且具有 尽可能小的布线拥塞。 其电路结构如图1所 示。 Altera Quartus II 软件的 MegaFunction 提 供了多种DSP