洗衣机的简易控制电路设计.docx

2008 — 2009学年第二学期 《数字电子技术课程设计》设计报告 专业班级 电气07-1 姓 名 学 号 开课系室 电工电子学教学中心 设计日期 2 009年7月4日?7日 洗衣机的简易控制电路设计 一、设计任务及要求： 洗衣机是家庭常用电器，一般可以有多种工作模式可供选择。 在此要求设计具有两种工作模式的简易洗衣机控制电 路，具有复位、模式设置、洗衣时间预置、启动、暂停功能，并能显示洗衣机的工作状态（如洗涤时间倒计时，电动 机的正反转、暂停）。 （一）具体要求： 1设置为复位开关 SO,开关状态S0= 1时，对系统状态进行复位，计数器清零。 S0= 0时，进入模式选择。 2、设置模式选择开关 S1。开关状态S1 = 0时，执行洗衣模式一，控制洗衣机的电机按照图 1的规律循环运转；S1 =1执行洗衣模式二，控制洗衣机的电机按照图 2规律循环运转。 图1洗衣模式一 图2洗衣模式 3、 洗衣时间预置键 K1和K2。当S1 = 0, S2= 0时，预置模式一的洗衣时间；当 S1= 1 , S2= 0时，预置模式二的 洗衣时间。在时间预置功能下，按一下 K1按键洗衣时间增加1分钟（一个洗衣循环），按一下K2按键洗衣时间减少1 分钟（一个洗衣循环），预置时间范围为 0— 9分钟。 4、 设置启动开关 S2。洗衣模式设定后，开关状态 S2= 1时，按照设定的洗衣模式启动电机运转。在洗衣过程中分 别用3个LED灯来显示电动机的正转、翻转，间歇等状态。 5、 设置暂停开关 S3。当开关状态S3= 1时，洗衣暂停，计数器状态、显示均保持，并点亮 LED灯显示暂停状态。 S3= 0时正常运转。 （二）输入输出资源说明： 1输入信号：四个控制开关 SO、S1、S2、S3 （开关拨下时S= 0,开关拨上时S= 1）,两个按键K1和K2 （按下 时K=1，松开时K=0 ）。 2、 外部输入脉冲信号时钟源 CP （10Hz）,经适当分频后供计数器使用。 3、 输出3组显示译码信号（每组 7个输出端），分别接到外部的三个七段数码管 M1、M2 , M3上（共阴极接法） M1显示当前洗衣时间倒计时（分钟），M2和M3分别显示每个洗衣循环的 60s倒计时的十位和个位。 4、 输出4个高低电平信号，分别接到外部的 4个LED灯指示电机的正转、间歇、反转和系统的暂停。 （输出高电 平时，对应的LED灯亮） 其具体框图如下： 图3洗衣机控制器结构框图 根据如上说明，本设计的主要任务和设计要求是： 1、按照现代数字系统的 Top-Down模块化设计方法，提出简易洗衣机控制电路设计系统的整体设计方案，并进 行正确的功能划分，分别提出并实现控制器、计数器、输出译码等模块化子系统的设计方案。 2、在Modelsim的EDA设计环境中，完成系统的顶层设计、各子系统的模块化设计。分别完成各个基于 Verilog 语言实现的子模块（包括控制器电路、计数器电路、输出译码电路）的逻辑功能仿真。最后对顶层设计进行功能仿真。 3、在2步的基础上，采用 Synplify Pro 8.1对各个子模块及顶层设计进行系统综合。 二、设计思路与原理： （一）、顶层设计方案 定义输入变量: 标准时钟信号：clkIO, clkl； 复位、模式设置、启动、暂停变量 sO、si、s2、s3. 定义输出变量： LED指示灯：正传ledl，反转Ied2，间歇Ied3,暂停Ied4 ； 输出显示：ml, m2 ； 通过十分频器来实现信号的频率变化，控制器实现模式一二的选择，六十进制倒计数器实现剩余洗涤时间的 显示，最后通过输出译码完成显示功能 ； 、控制器设计方案： 控制器主要实现来两种模式的选择，通过选择语句来实现。正传、反转、间歇和暂停分别用相应的指示灯来指 示，si输入的值不同选择的模式不同。 、计数器设计方案： 用MSH来表示分，MSL表秒。给他们设定好初始值，使其从 60开始倒计时。 、输出译码器设计方案： 参照译码器的原理，用两个译码器分别实现分与秒的显示。 三、电路设计、仿真与综合： (一)、顶层设计： 1、基于Verilog的顶层设计源文件： module xiyiji(s0,s1,s2,s3,clk10,RESET,clk1,MSL,MSH,led1,led2,led3,led4,m1,m2); input s0,s1,s2,s3,clk10,RESET; inout clk1; inout[3:0] MSL,MSH; output led1,led2,led3,led4; output[7:0] m1,m2; shifenpin fengjian(clk10,RESET,clk1);〃 调用十分频器来分频 kongzhiqi Controller(s0,s1,s2,s3,clk1