试题标准答案模版A4-数字集成电路设计A答案[1].docxVIP

- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 线 - - - - - - - - - - - - - - - - - - - - - - - - - - - - 订 - - 纸 - - 用 - - - 专 - - 案 - - - 答 - - 准 - - 标 - - - 卷 - - 题 - - - 试 - - 院 - - - 学 - - 电 - - - 邮 - - - 安 - - 西 装 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 上 - - - - - - - - - - - - - - - - - - - - - - - - - - - -  共 页 第 页 - - 西安邮电学院 2011----2012 学年第 I 学期试题卷 - - - - - - - - - 标准答案 - - - - - - - - - - - 课程：数字集成电路设计 类型： A 卷 专业、年级： 电子信息科学与技术 0801-04 - - - - - 题号 一 二 三 四 五 六 七 八 九 总分 - - - 线 - - 得分 - - - - - - - 一、填空题（共 20 分，每空 1 分） - - - - - - - 1. 静态互补 CMOS 电路的输出高电平为 VDD ，输出低电平为 GND ，输出电压 - - - - - - 摆幅等于电源电压。噪声容限很大。 - - - - 订 2. 扇入表示 门输入 的数目。增加一个门的扇入会影响 其动态和静态特性 。 - - - - - - 门的扇出定义为该门 连接到输出端的负载门 的数目。 - - - - - 3 . NMOS 晶体管是由 栅端 、 源端、漏端 和衬底构成，电流是由通过 - - - - - - 源端 和 漏端 之间 n 型沟道的电子形成。 - - - - - - 4. PMOS 晶体管截至区的工作条件为 VgsVtp 、电阻工作区条件为 - - 装 - - Vds=max{Vds,Vdsat,Vgt} 、饱和区的工作条件为 Vgt=max{Vds,Vdsat,Vgt} 、 - - - - - Vdsat=max{Vds,Vdsat,Vgt} - 速度饱和区的工作条件为 。 - - - - - - - 5. CMOS 反相器的上升传输延时随着 PMOS 晶体管的宽长比增加而减小、下降 - - - - - - 传输延时随着 NMOS 的宽长比减小而增加；为使得 CMOS 反相器的传输延时 - - - - 封 - 最小 PMOS 晶体管和 NMOS 晶体管宽长比的比例大约为 2.4。 - - - - - - - 二、简答题（共 25 分，每题 5 - 分） - - - - - - - 1 什么是沟道调制效应？说明它对 MOS 晶体管 IV 特性的影响。 - - - - - VDS 调制：增加 VDS 讲师漏结的耗尽区 - 答：导电沟道的有效长度实际上有所加的 - - - - 加大，从而缩短有效沟道的长度。沟道调制效应会在饱和区的电压不能保持一 密 - - - - - 个值，而是有小幅的上升。 - - - - - - 2 PDN 由 NMOS 器件构成， PUN 由 PMOS 器件构成，简述其理由。 - - - - - - 答： PDN 下拉网络都由 NMOS 器件构成， PUN 上拉网络都由 PMOS 器件构成， - 由于 NMOS 的强“ 0”弱“ 1”，PMOS 的强“ 1”弱“ 0”，PUN 与 PDN 网 - 说明： 1。标准答案务必要正确无误。 络为对偶网络。 CMOS 反相器的输入从 0 上升到电源电压，分析在这个过程中各个 MOS 晶体管工作状态的变化、以及输出的变化，画出 CMOS 反相器的电压传输曲线。答：如图所示 Vout NMOS off 5 PMOS res . 2 NMOS sat 2 PMOS res 5 NMOS sat 1 PMOS sat 1 5 NMOS res PMOS sat NMOS res . 0 PMOS off 0.5 1 1.5 2 2.5 Vin 简述导线的集总 RC 模型和分布 rc 线。说明两个模型的关系。 答：集总 RC 模型将整个导线用一个电容和电阻来代替；分布 rc 线是将导线的 每一段等效单位电容和单位电阻，分布 rc 线比较复杂，但是精度高。 5 简述静态 CMOS 电路的优缺点。 答：静态 CMOS 电路在电源的两条轨线之间电压的摆幅，即 VOH=VDD ， VOL=GND 。由于上拉和下拉网络是互斥网络，因此电路