第三模块组合逻辑电路.docxVIP

第三模块：组合逻辑电路 一、本模块学习目标 1、 了解组合逻辑电路的定义 2、 掌握组合逻辑电路的分析 3、 掌握组合逻辑电路的设计 4、 熟悉逻辑函数式的最佳化问题 5、 熟悉中规模组合逻辑电路 （译码器、编码器、全加器、数据选择器和数值比较器 ）的原理、 功能和应用 6、 中规模组合逻辑电路（译码器、编码器、全加器、数据选择器和数值比较器 ）的原理、功 能和应用 7、 了解组合逻辑电路的瞬态现象 --竞争冒险 二、本模块重难点内容 1、 组合逻辑电路在逻辑功能和电路结构上的特点（与时序逻辑电路的区别） 2、 组合逻辑电路的设计方法和步骤，以及在使用小规模集成电路进行设计和用中规模集成 组合逻辑电路模块进行设计的区别。 3、 几中常见的中规模集成组合逻辑电路的逻辑功能和使用方法（会读功能表，掌握扩展功 能能的接法和附加控制端的各种应用，用于组合逻辑电路设计的原理等。 ） 4、 定性了解组合逻辑电路中的竞争一冒险现象及常用的消除方法 三、本模块问题释疑 1、列举逻辑函数的四种表示方法? 五种表示方法逻辑代数式（逻舞表示式.逻辑函数式） 五种表示方法 逻辑代数式（逻舞表示式.逻辑函数式） Y=Sb + AB 項-值表：将逻辑函裁输入变華取值的不同纽合与 所对应的输出变量仇珥列表的方式一一对应列岀 的表44 N令输入更量 ? 2昭种组令。 卡诺图，渡形图 2、什么是组合逻辑电路？ 答：在任何时刻，输出状态只决定于同一时刻名输入状态的组合，而先前状态 无关的逻辑电路称为组合逻辑电路。 3、列出分析组合逻辑电路的步骤？ 答：分析步骤如下： 由逻辑图写出各输出端的逻辑表达式； 化简和变换名逻辑表达式； 列出真值表； 最后确定其功能。根据真值表和逻辑表达式对逻辑电路进行分析, 最后确定其功能。 4、 列出设计组合逻辑电路的步骤。 答：组合逻辑电路的设计步骤如下： 根据对电路逻辑功能的要求，列出真值表； 由真值表写出逻辑表达式； 简化和变换逻辑表达式，从而画出逻辑图。 5、 为什么说在组合逻辑电路设计中正确列出真值表是最为关键的一步? 答：在组合逻辑电路的设计中，真值表是逻辑表达式和逻辑电路图的基础。 6、什么是组合逻辑电路中的竞争冒险？引起竞争冒险的原因？ 答：由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均 延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同，可能会使逻 辑电路产生错误输出，称为竞争冒险。 原因：主要是门电路的延迟时间产生的。 A A I Fn(b)|] I F n (b) |] u 列出三种消去竞争冒险的方法。 答：三种消除竞争冒险的方法：发现并消掉互补变量；增加乘积项；输出端并 联电容器。 )0 01 11 10OO0T1 )0 01 11 10 O O 0 T1 O fl 1 1 * —* 什么是编码？什么是优先编码？ 答：把二进制码按一定的规律编排 或控制信号）称为编码。几个信号同时发出编码请求，但在同一时刻按照信号的优 先级别只能对一个信号编码，称为优先编码。 9、什么是译码？什么是编码? 答：编码是用数字或文学符号对一组事件或信息进行编号排队的过程，例如将 十进制的10个有效数字用 10个4位二进制代码来表示等等。译码则是编码的反过 程。将编好的数字或文学符号代码按愿意翻译成对应的事件或信息，例如将编好的 二进制代码翻译成对应的十进制数字等等。 10、 什么是非二进制编码器？ 解：非二进制编码器指输入与输出不满足 M=2n的关系。常用的非二进制编码器是二 十进制编码器，是指用四位二进制代码表示一位十进制数的编码电路，也称 10 线一 4线编码器 11、 二进制译码 （编码）和二一-进制译码 （编码）有何不同？ 答：两种编码或译码在本质上是相同的，不同的只是二进制代码全部逢 2进位， 而二一^进制则在 10以内按逢 2进位，在10以上则逢 10进位，因此二一^进制译 码（编码）器者以 4位二进制为输入（或输出）代码，组成一个单元电路，如 4/7 线显示译码器。而二进制译码（编码）器中代码没有一定的位数限制，可以有 2位 二进制如 2/4线译码器或 4/2线编码器，3位二进制如 3/8译码器或 8/3线编码器 12、 什么是译码？什么是唯一地址译码？ 答：译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别， 并转换成控制信号。将一系列代码转换成与之一一对应的有效信号称为唯一地址译 码。 13、 半导体发光二极管显示器的接法？ 答：半导体发光二极管显示器的接法有两种：共阳极和共阴极两种接法。共阳 极接法是各发光二极管阳极相接，对应极接低电平时亮。共阴极接法是各发光二极 管的阴极相接，对应极接高电平时亮。 MUIf 压—和:* F MUI f 压 — 和: * F