数字电子技术：5 触发器-3.pptVIP

(3) 特性方程 总结：触发器的两要素 (1) 基本SR锁存器 直接电平触发（低电平有效/高电平有效），无CP 2. 触发方式 (2) 同步触发 CP的（高/低）电平期间触发， 在整个电平期间接收信号SR/JK/D/T， 在整个电平期间状态相应更新，所以存在空翻。 (3) 边沿触发 只在CP的↑或↓边沿触发， 只在CP的↑或↓边沿接收信号SR/JK/D/T， 只在CP的↑或↓边沿状态更新，克服了空翻。 总结：触发器的两要素 (4) 主从触发 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁， 只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T， 只在CP的↑或↓边沿总的输出状态更新。 集成触发器中常见的直接置0和置1端 RD：直接（异步）置0端 SD：直接（异步）置1端， 非号：低电平有效， 直接（异步）：不受CP的影响。 总结：触发器的两要素 作业 P248-258 5.2；5.4；5.7；5.15；5.18；5.19 ；5.27 本章考点1：各种触发器的功能及其描述方法 1、请写出触发器按逻辑特性的分类；写出T‘触发器的特征  态方程（清华大学：01年、02年） 2、由与非门构成的基本RS触发器的约束条件是 ( ) （清华大学03年) 3、试用JK触发器构成D触发器、T触发器（武汉大学04年） 4、写出RS触发器、JK触发器、D触发器、T触发器、T’触发器的特征方程（重庆大学05、合肥工大06、电子科技大05、06） 1、由两个与非门组成的基本RS触发器如图1所示，A、B的波形在图2中给出，请对应A、B的波形画出Q和Q’的波形 图1 图2 本章考点2：触发器输出波形的分析 本章考点2：触发器输出波形的分析 2、(浙江大学，2006年) JK触发器组成如图所示电路，已知电路的输入如图(b)所示，画出Q1和Q2输出端的波形.假设Ql和Q2的初时状态为0。 本章考点2：触发器输出波形的分析 分析：考查触发器输出波形的绘制，将J、K值代入JK触发器的特性方程，推出次态方程，画出波形图 解答：根据逻辑图和JK触发器的特性方程，分析可得Q1和Q2的次态方程为右因此可画出在输入波形下输出的波形见图 第五章 触发器 5.1　概述 5.2　SR锁存器 5.3　电平触发的触发器 5.4　脉冲触发的触发器 5.5　边沿触发的触发器 第五章 触发器 5.6　触发器的逻辑功能及其描述方法 目的： 提高触发器工作的可靠性； 增强抗干扰能力； 希望触发器的次态仅取决于CLK信号下降沿(或上升沿)到达时候输入信号的状态； 措施： 边沿触发器(edge-triggered) 用两个电平触发D触发器构成的边沿触发器； 维持阻塞触发器； 利用门电路传输延迟时间的边沿触发器。 5.5 边沿触发的触发器 5.5 边沿触发的触发器 1. 边沿触发D触发器—两个电平触发器组成的边沿触发器 （1）逻辑图与时序图 D Q C Q D Q C Q D CLK Qm Q Q FF1 FF2 D Q CLK Qm CLK 上升沿触发 Q与CLK上升沿到达前瞬时D端相同的状态，而与以前和以后的D端状态无关。 （2）逻辑符号 D Q CLK Q 上升沿触发 5.5 边沿触发的触发器 边沿触发器的原理性框图 利用CMOS传输门的边沿触发器 X X X 0 X 0 1 X 1 （3）功能表和特性方程 0 1 1 0 Qn Qn Qn Qn 0 1 x 0 x 1 Qn+1 Qn+1 D CLK （4）下降沿触发D触发器 D Q C Q D Q C Q D CLK QM Q Q FF1 FF2 下降沿触发 D Q CLK Q 5.5 边沿触发的触发器 D Q CLK Q S R （5）带异步置位、复位端的边沿触发D触发器 异步置位端 异步复位端 5.5 边沿触发的触发器 为了实现异步置位和复位功能，需引入异步置位和复位端； 因S和R是高电平有效的，所以需把反相器改为或非门； 2. 边沿触发JK触发器和D触发器的相互转换 （1）由D触发器转换为JK触发器 用特性方程进行变换 J Q CLK K Q 边沿触