数字电子技术：5 触发器-2.pptVIP

复习思考题 1、脉冲触发方式有哪些动作特点?它和电平触发方式有何不同? 2、主从JK触发器和主从SR触发器在逻辑功能上有什么区别?用JK触发器代替SR触发器在逻辑功能上能否满足要求? 3、为什么说主从SR触发器的主触发器在CLK=1期间可能多次改变状态．而主从JK触发器的主触发器在CLK=1期间只可能翻转一次? 5.4 脉冲触发的触发器 作业 P248-258 5.2；5.4；5.7；5.15；5.18；5.19 ；5.27 第五章 触发器 5.2 SR锁存器 4.由与非门构成的SR锁存器 （1） 逻辑图 （2） 逻辑符号 Q R S Q 和或非门构成的SR锁存器相比较 5.2 SR锁存器 1* 1* 1 0 0 1 Qn Qn 0 0 0 1 1 0 1 1 Qn+1 Qn+1 S R （3） 功能表 （4） 特性方程 5.2 SR锁存器 5.2 SR锁存器 P218，例5.2.1，已知S, R波形，画出（a）图Q,Q 的波形图 5.2 SR锁存器 6. SR锁存器的应用 　利用基本SR锁存器的记忆功能消除机械开关振动引起的干扰脉冲。 机械开关 （a）电路 (b)　输出电压波形 干扰　脉冲 5.2 SR锁存器 A有0就置1 B有0就置0 R’ S’ R’ S’ 在电平触发器电路中，除了置1、置0输入端之外，还增加了一个触发信号输入端。只有触发信号变为有效电平后，触发器才能按照输入的置1、置0信号置成相应状态。 通常，将触发信号称为时钟信号，记作CLK。 当系统中有多个触发器需要同时动作时，可以用同一CLK信号作为同步控制信号。 触发信号 5.3 电平触发的触发器 Q*=Q 基本SR触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制） 在实际工作中，要求触发器按统一的节拍进行状态更新。 措施： 同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲控制的触发器。该触发器状态的改变与时钟脉冲同步。 CP (Clock Pulse)：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 触发器更新为何种状态：由触发输入信号决定。 5.3 电平触发的触发器 1. 同步SR触发器的电路结构与工作原理 触发方式：电平触发方式，只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。 （2）功能表 （1）逻辑图 （3）逻辑符号 R为高电平有效触发 S为高电平有效触发 R、S不允许同时有效 5.3 电平触发的触发器 （4）时序图 （5）同步触发器的空翻 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 5.3 电平触发的触发器 （6）带异步置位、复位端的电平触发SR触发器 　　在某些应用场合，有时需要在CLK的有效电平到达之前预先将触发器置成指定的状态，为此，在实用电路往往还设置了异步置位和复位端。 5.3 电平触发的触发器 电平触发方式的动作特点： 1、只有当CLK信号变为有效电平时，触发器才接受输入信号，并按照输入信号将触发器的输出设置成相应的状态。 2、在CLK=1的全部时间内，S和R的状态的任何变化都会改变输出状态，在CLK=0以后，触发器保存的是CLK由1变为0以前瞬间的状态。 5.3 电平触发的触发器 * 例5.3.1 已知电平触发RS触发器的输入信号波形如图所示，试画出Q及Q’的波形。设触发器初始状态为0. 5.3 电平触发的触发器 2. 电平触发D触发器（D锁存器） 0 1 1 0 Q Q 1 0 1 1 0 x Qn+1 Qn+1 CP D （3）特性方程 （2）功能表 （1）逻辑图 （4）逻辑符号 5.3 电平触发的触发器 为了能适应单输入信号的需要，在一些集成电路产品中，经改接后得到电平触发的D触发器。 例5.3.2 图示D触发器，画出其输出波形图。 设触发器初始状态为0。 5.3 电平触发的触发器 5.3 电平触发的触发器 电平触发方式的特点及存在的问题： 1、只有当CLK信号变为有效电平时，触发器才接受输入信号，并按照输入信号将触发器的输出设置成相应的状态。 2、在CLK=1的全部时间内，S和R的状态的任何变化都会改变输出状态，在CLK=0以后，触发器保存的是CLK由1变为0以前瞬间的状态。 3、空翻现象 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 1. 主