进制计数器设计项目说明指导书.docVIP

目录 TOC \o 1-2 \h \u 26645 摘 要 1 4999 1. 设计任务 1 21055 1.1 设计目标 1 30877 1.2 设计指标 1 11488 1.3 设计要求 1 27956 2.设计思绪和总体框图 2 23372 3.系统硬件电路设计 2 28795 3.1 555多谐荡电路 2 3196 3.2 计数器电路 4 30716 3.3 译码和显示电路 5 16483 4.系统设计仿真 5 10797 4.1各功效元件选择和分析 5 14525 一．74LS48译码器 5 10866 二. 74LS08芯片 6 14743 三. 计数及译码显示 7 27150 四. 共阴极七段数码管显示器 10 24292 五.电阻 10 19939 六.电容 14 14289 4.2仿真原理总设计图 16 14066 5. 系统硬件焊接和调试 18 7618 5.1焊接步骤 18 11242 5.2元件清单 18 11286 5. 3实物图 18 5211 5.2硬件电路测试 19 10017 总结 20 14911 致谢 22 21512 参考文件 23 二十四进制计数器设计 摘 要：24进制数字钟是一个用数字电路技术实现时计时装置，和机械式时钟相比含有更高正确性和直观性。此次设计和制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路引脚安排；了解多种时计数、译码芯片逻辑功效及使用方法；了解数字钟原理。此次设计是基于24进制电子数字钟原理，实现含有24进制清零功效电子钟，它关键由脉冲、二-五-十进制加法器74LS90、译码器74LS48、共阴极LED数码管等四个模块组成。脉冲利用555设计一个多谐振荡器。各功效模块multisim软件中描述出，然后将其打包成可调用元件，再利用原理图输入法将各模块按功效连接起来就得到顶层文件原理图。这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪以后，就编译下载至硬件中，选择正确模式和多种设置后即可实现这次设计所要求功效。 关键词：加法器;译码器;显示数码管 1. 设计任务 1.1 设计目标 1. 了解计数器组成及工作原理。 2. 深入掌握计数器设计方法和计数器相互级联方法。 3. 深入掌握各芯片逻辑功效及使用方法。 4. 深入掌握数字系统制作和布线方法。 5. 熟悉集成电路引脚安排。 1.2 设计指标 1. 以24为一个周期，且含有自动清零功效。 2. 能显示目前计数状态。 1.3 设计要求 1.?画出总体设计框图，以说明计数器由哪些相对独立功效模块组成，标出各个模块之间相互联络，时钟信号传输路径、方向。并以文字对原理作辅助说明。 2.?设计各个功效模块电路图，加上原理说明。 3.?选择适宜元器件，利用multisim仿真软件验证、调试各个功效模块电路，在接线验证时设计、选择适宜输入信号和输出方法，在确定电路充足正确性同时，输入信号和输出方法要便于电路测试和故障排除。 4.?在验证各个功效模块基础上，对整个电路元器件和布线进行合理布局。 5. 在电路板上腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行调试。 2.设计思绪和总体框图 计数器由计数器、译码器、显示器三部分电路组成，再由555定时器组成多谐振荡器来产生方波，充当计数脉冲来作为计数器时钟信号，计数结果经过译码器显示。图2-1所表示为计数器通常结构框图。 十位数码显示管译码驱动异步清零计数器 十位数码显示管 译码驱动 异步清零计数器 计数脉冲(由555电路产生) 计数脉冲(由555电路产生) 个位位数码示像管译码驱动异步清零计数器 个位位数码示像管 译码驱动 异步清零计数器 强制清零 强制清零 ▲图2-1 计数器结构框图 3.系统硬件电路设计 3.1 555多谐荡电路　　 555多谐 振荡器：利用深度正反馈，经过阻容耦合使两个电子器件交替导通和截止，从而自激产生方波输出 振荡器。常见作方波发生器。 多谐振荡器是一个能产生矩形波自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成份外，还含有丰富高次谐波成份。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常见作脉冲信号源立即序电路中时钟信号。 555定时器是一个模拟和数字功效相结合中规模集成器件。通常见双极性工艺制作称为 555，用 CMOS 工艺制作称为 7555，除单定时器外，还有对应双定时器 556/7556。555 定时器