FPGA实现FIR抽取滤波器的设计.pptxVIP

FPGA 实现 FIR 抽取滤波器的设计; 2 16 阶滤波器结构 在滤波过程中实现抽取，对于抽取率为 N 的抽取滤波器而言，当进来 N 个数据时滤波 器完成 1 次滤波运算，输出 1 次滤波结果。抽取滤波器的结果和先滤波后抽取的结果是一 致的，只是对于同样的数据，进行滤波运算的次数大大减少。在数字系统中采用拙取滤波器 的最大优点是增加了每次滤波的可处理时间，从而达到实现高速输入数据的目的。采样数据 与滤波器系数在控制电路的作用下，分别对应相乘并与前一个乘积累加，经过多次(有多少 阶就要多少次)反复的乘累加最后输出滤波结果，将相同系数归类，16 阶滤波器公式：; 采样频率：Fs 为 50MHz，滤波器归一化截止频率：Fc 为 0．4MHz，输入数据位宽： 8 位，输出数据宽度：16 位 FDAtool 采用汉宁窗函数(Hanning)设计 16 阶线性相位 FIR 数 字滤波器，并提取其特性参数h(n)浮点数值。;;5;; 以上便是基于分布式算法的 FIR 滤波器的三个主要模块的分析，为了能使该滤波器能 正常工作，还需要用 VHDL 语言编写控制程序，使各模块连接起来，总的来说，该滤波器 的实现原理图如下：;8