哈工大数电大作业.pdf

Harbin Institute of Technology Harbin Institute of Technology 数字电子技术基础大作业 数字电子技术基础大作业 课程名称： 数字电子技术基础 设计题目： 血型与状态机 院 系： 班 级： 设 计 者： 学 号： 哈尔滨工业大学 血型逻辑电路设计 一 实验目的 1. 掌握采用可编程逻辑器件实现数字电路与系统的方法。 2. 掌握采用 Xilinx_ISE 软件开发可编程逻辑器件的过程。 3. 学会设计血型能否输血的数字电路。 4. 掌握 Verilog HDL 描述数字逻辑电路与系统的方法。 二 设计要求 1. 采用 BASYS2 开发板开关，LED，数码管等制作验证能否输血的电路。 2. 采用 Xilinx_ISE 软件进行编程、仿真与下载设计到 BASYS2 开发板。 三 电路图 1. 电路模块图（简化） 应用： 2. 内部电路组成（简化） 四 编程 1.源程序 module xuexing(M, N, P, Q, E,F,G,OUT,CTL,clk,bi); input M; input N; input P; input Q; input clk; output E; output[3:0] F; output[3:0] G; output[7:0] OUT; output[3:0] CTL; reg E; reg[3:0] F; reg[3:0] G; reg[7:0] OUT; reg[7:0] OUT1; reg[7:0] OUT2; reg[7:0] OUT3; reg[7:0] OUT4; reg[3:0] CTL=4b1110; output bi; reg bi; integer clk_cnt; reg clk_400Hz; always @(posedge clk) //400Hz 扫描信号 if(clk_cnt==32d100000) begin clk_cnt = 1b0; clk_400Hz = ~clk_400Hz; end else clk_cnt = clk_cnt + 1b1; //位控制 reg clk_1Hz; integer clk_1Hz_cnt; //1Hz 发声信号 always @(posedge clk) if(clk_1Hz_cnt==321) begin clk_1Hz_cnt = 1b0; clk_1Hz = ~clk_1Hz; end else clk_1Hz_cnt = clk_1Hz_cnt + 1b1; always @(posedge clk_400Hz) CTL = {CTL[2:0],CTL[3]}; //段控