门电路定义及特性.pptVIP

第3章 门电路;3.1 概述;正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。;VI控制开关S的断、通情况。 S断开，VO为高电平；S接通，VO为低电平。 ;逻辑电平;一、二极管伏安特性; 利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。;一、双极型三极管结构;二、双极型三极管输入特性;三、双极型三极管输出特性;四、双极型三极管开关特性; MOS管是金属—氧化物—半导体场效应管的简称。（Metal-Oxide-Semiconductor Field-Effect Transistor） 由于只有多数载流子参与导电，故也称为单极型三极管。;二、MOS管开关特性;3.3 分立元件门电路;二、二极管或门;三、三极管非门;3.4 TTL门电路; ;①输入为低电平（0.2V）时;②输入高电平（3.4V）时;u0(V);AB段： VI 0.6V 　　 截止区 所以 VB1 1.3V，T2和T5截止 　　　　故输出为高电平VOH VOH=VCC -VR2 -VBE4 -VD2 ? 3.4V;;;TTL与非门典型电路;TTL或非门典型电路;4.与或非门;;;三、74S系列门电路;四、74LS系列常用芯片;与门;五、TTL门电路的重要参数;  实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。 ;;3.扇出系数;关于电流的技术参数;扇出系数:;;输出低电平时，流入前级的电流（灌电流）：;例：如图，试计算74LS系列非门电路G1最多可驱动多少个同类门电路。;六、集电极开路的门电路（OC门）; 普通的TTL门电路不能将输出端直接并联，进行线与。解决这个问题的方法就是把输出级改为集电极开路的三极管结构。;;3、OC门可以实现“线与”功能;F=F1F2F3?;;OC门的输出并联“线与”功能;①当n个前级门输出均为高电平，即所有OC门同时截止时，为保证输出的高电平不低于规定的UOH，min值，上拉电阻不能过大，其最大值计算公式：;　　当所有OC同时截止时，输出为高电平。为保证高电平不低于规定的VOH值，应满足：　　　;②当n个前级门中有一个输出为低电平，即所有OC门中只有一个导通时，全部负载电流都流入导通的那个 OC门，为确保流入导通OC门的电流不至于超过最大允许的IOL，max值，RL值不可太小，其最小值计算公式：;　　当OC门中只有一个导通时。这时负载电流全部都流入导通的哪个OC门，所以RL不能太小。应满足：　　　;5.OC门的应用;;高电平有效;;②实现数据双向传输 EN=1，G1工作，G2高阻，A经G1反相送至总线； EN=0，G1高阻，G2工作，总线数据经G2反相从Y端送出。;八、TTL门电路多余输入端的处理;（1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。;一、MOS管的开关特性;;CMOS非门电压传输特性;三、CMOS与非门（P并N串）;四、CMOS或非门（P串N并）;;六、CMOS传输门和双向模拟开关;① 时，TG截止，输出端呈现高阻态。 ② 时，TG导通， 。;