计算机组成原理第四章课后习题及答案唐朔飞完整版.doc.docxVIP

第 4 章 存储器 解释概念：主存、辅存、Cache RAM SRAM DRAMROMPROMEPROVEEPROM CDRO、MFlash Memory 。 答：主存：主存储器，用于存放正在执行的程序和数据。 CPU可以直接进行随机 读写，访问速度较高。 辅存：辅助存储器， 用于存放当前暂不执行的程序和数据， 以及一些需要永久保 存的信息。 Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度 不匹配问题。 RAM半导体随机存取存储器，主要用作计算机中的主存。 SRAM 静态半导体随机存取存储器。 DRAM 动态半导体随机存取存储器。 ROM 掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读 出而不能写入。 PROM 可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。 EPRO M紫外线擦写可编程只读存储器。需要修改内容时，现将其全部内容擦除， 然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。 EEPROM电擦写可编程只读存储器。 CDROMI只读型光盘。 Flash Memory :闪速存储器。或称快擦型存储器。 计算机中哪些部件可以用于存储信息？按速度、容量和价格 / 位排序说明。 答：计算机中寄存器、Cache主存、硬盘可以用于存储信息。 按速度由高至低排序为：寄存器、Cache主存、硬盘； 按容量由小至大排序为：寄存器、 Cache主存、硬盘； 按价格/位由高至低排序为：寄存器、Cache主存、硬盘 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何 管理这些层次？ 答：存储器的层次结构主要体现在 Cache-主存和主存-辅存这两个存储层次上。 Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果 分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主 存。 主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用 的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用， 从整个存储系统来看， 就达到了速度快、 容量大、 位价低的优化效果。 主存与CACH之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调 度目前广泛采用虚拟存储技术实现， 即将主存与辅存的一部分通过软硬结合的技 术组成虚拟存储器， 程序员可使用这个比主存实际空间 （物理地址空间） 大得多 的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合 完成虚拟地址空间与主存实际物理空间的转换。 因此，这两个层次上的调度或转 换操作对于程序员来说都是透明的。 说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是： 存取时间仅为完成一次操作的时间， 而 存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 什么是存储器的带宽？若存储器的数据总线宽度为 32 位，存取周期为 200ns， 则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽 =1/200ns X 32位=160M位/秒=20MB/秒=5M字/秒 注意：字长 32位，不是 16位。（注： 1ns=10-9s） 某机字长为32位，其存储容量是64KB按字编址它的寻址范围是多少？若 主存以字节编址，试画出主存字地址和字节地址的分配情况。 解：存储容量是64KB时，按字节编址的寻址范围就是 64K, 如按字编址，其寻址范围为：64K / （ 32/8）= 16K 主存字地址和字节地址的分配情况：如图 一个容量为16KX 32位的存储器，其地址线和数据线的总和是多少？当选用 下列不同规格的存储芯片时，各需要多少片？ 1KX4 位，2KX8 位, 4KX4 位, 16KX1 位, 4KX8 位, 8KX8 位 解：地址线和数据线的总和 =14 + 32 = 46 根; 选择不同的芯片时，各需要的片数为： 1KX 4：2KX 8：4K 1KX 4： 2KX 8： 4KX 4： 16KX 1： 4KX 8： 8KX 8： (16KX 32) / (1KX 4) =16 X 8 =128 (16KX 32) / (2KX 8) =8 X 4 = =32片 (16KX 32) / (4KX 4) =4 X 8 = =32片 (16KX 32) / (16KX 1) =1 X 32 = 32 (16KX 32) / (4KX 8)= =4 X 4 = 16片 (16KX 32) / (8KX 8) =2 X 4 = =8片 片 片 试比较静态RAM和动态RAM 答：略。（参看课件） 什么叫刷新？为什么要刷新？说明刷新有几种方法。 解：刷新