数字逻辑测试.docxVIP

一、填空题 设计同步时序逻辑电路时，若有 7 个状态，至少需要选用（）个触发器 2. 219=（ ）2 3. 291=（ ）8421BCD 码 =（ ） =（ ） 4. （129） =（ ） 8421BCD 16 2 10 5. （0011 1000 0101 ）8421BCD=（ ）10=（ ）2=（ ）16 6. 将 改写成最大项表达式为（ ） 7. 的对偶函数是（ ） 二、判断题（请用“√”或“×”判断） 若（ A,B ）为相容状态时，（B,C）也为相容状态对，则（ A,B,C ）构成一个相容类。（ ） 时序逻辑电路均包含有触发器。 （ ） 3.脉冲异步时序逻辑电路与同步时序逻辑电路的主要区别是输入为脉冲信号。 （ ） 4. 若逻辑变量  x 和  y 满足  xy=x+y ，则  x=y（  ） 5.脉冲异步电路也可以看成是特殊的电平异步电路（ 6.脉冲异步时序逻辑电路的 2 个输入脉冲可以同时出现（  ）  ） 电平异步电路的 2 个输入可以都为逻辑 1. 三、按照要求进行求解 1、求解 F( A,B,C, D) ABC (A B)( B AC ) D 的对偶函数 2、求解 F( A,B, C) (A B)( A BC ) AC 的反函数 3. 公式化简 Y( A, B,C) m(0,2,3,4,6 ) m(4,5,6,7) 4. 公式化简 Y(A, B,C,D, E, F,G) AD AD AB AC BFE CEFG 四、分析图 1 所示逻辑电路的逻辑功能 图 1 五、分析下表所示的逻辑电路的逻辑功能六、试分析所示的时序逻辑电路 七、化简所示的同步时序电路原始状态表 八、已知函数表达式 ， 用卡诺图求解函数的最简“或与”表达式 将该函数表达式用 PLA 阵列加以实现 九、用 D 触发器设计一个模 5 计数器，在时钟脉冲作用下进行加法计数。 试写出其函数表达形式和电路图。 十、用 ROM设计一个四变量表决电路。当变量为 1 时，输出为 Y=1，输入为其它状态时输出十一、 设计一个同步 1011 序列检测器，序列  A、B、C、D有 3 个或 Y=0。 1011 不可重叠，试用  3 个以上 D 触发器和适当的门实现 之。