最新DRAM学习报告-NEW.docxVIP

PAGE PAGE # 1 PAGE 1 PAGE # DRAM简介 动态存储器 DRAM (Dynamic Random Access Memory )利用 MOS电容来保存信息， 使用时不断给电容充电才能使信息保持。 与静态存储器SRAM相比，DRAM的优点是：集成 度高，功耗小，价格低，主要用于大容量存储器； DRAM的缺点是：速度慢，需要刷新的控 制电路。 DRAM分为普通DRAM和SDRAM。本文介绍的HM5118165B系列是属于普通 DRAM 中的EDO DRAM。它用EDO页面模式作为高速存取模式。 本节先介绍普通DRAM的原理和时序关系。 1.1 DRAM 结构 为了减少封装引脚数，地址分两批送至存储器。先送行地址，后送列地址。 DRAM的结 构如下图所示。 输出 缓存RAS#CAS#WE#A0~A9列时钟列地址译码器行地址译码器存储阵列列地址锁存器I/O控制列时钟输出缓存飞。 输出 缓存 RAS# CAS# WE# A0~A9 列时钟 列地址译码器 行地址译码器 存储阵列 列地址锁存器 I/O 控制 列时钟 输出 缓存飞。 1.2 DRAM工作方式 DRAM有读、写、读—改写、页面和刷新等工作方式。其中 RAS#1，CAS#与地址Addr 的关系必须满足下面的条件，示意图如下。 . CAS#的下沿必须滞后于RAS#的下沿； . RAS#、CAS#的正负电平宽度分别应大于规定值； .行地址对RAS#和列地址对CAS#均应有足够的地址建立时间和保持时间。 井表示该信号为低电平有效，下同 AddrRAS #CAS # Addr RAS # CAS # 1.2.1读工作方式 ? tCRD是RAS#的一个读周期时间； ?读命令（WE#）的建立时间和保持时间是相对于 CAS# 的; ?有两个读出时间：相对于 RAS#下沿和CAS#下沿。 Read Period of DRAM Read Period of DRAM 1.2.2写工作方式 . tCWR是RAS#的一个写周期时间； ?写工作方式的特点是 WE#的下沿早于CAS#下沿到来，这是由于写入数据由写时钟 来锁存，而写时钟又是列时钟和 WE# = 0共同作用产生的； . WE# = 0以及Din的建立时间和保持时间都是相对于 CAS#的下沿而言的； . WE#的负电平应有足够的宽度。 123读—改写工作方式 . tCRMW是RAS#的一个读改写周期时间； .写工作方式的特点是 WE#的下沿一定是在CAS# = 0期间进行的，因此Din的建立时 间和保持时间都是相对于 WE#的下沿而言的； . WE# = 0以及Din的建立时间和保持时间都是相对于 CAS#的下沿而言的。 Read_Modify Period of DRAM 124页面工作方式 .地址分批输入的DRAM特有的工作方式； . RAS#的负跳变到来后，行地址锁存，然后保持 RAS# = 0。只要在RAS# = 0期间不 断变化列地址和CAS#，便可在行地址不变的情况下对某一行的所有单元进行读 /写； .有页面读，页面写，页面读改写等。 RAS# 、 / CAS# CAS# _/ Addr 双— XXXXXX xyxxxx WE# /////// W/ w/ W/ DOUT k~~- Y」 U Page Read Period of DRAM 1.2.5刷新工作方式 DRAM采用“读出”方式进行刷新。但是存储器的访问地址是随机的，不能保证所有的 存储单元在一定时间内都可以通过正常的读写操作进行刷新，因此需要专门予以考虑。在刷 新过程中，只改变行地址，每次刷新一行，依次对存储器的每一行进行读出，就可完成对整 个DRAM的刷新。 DRAM的刷新需要有硬件电路的支持，包括刷新计数器、刷新 /访存裁决、和刷新控制逻 辑等。这些都集中在DRAM控制器中。 HM5118165B 系列 DRAM HM5118165B系列是日立公司出品的1M X 16Bit的EDO DRAM。采用先进CMOS技术 实现高性能和低功耗，用EDO页面模式作为高速存取模式。 作为前面介绍的普通 DRAM中的一类，HM5118165B具有一些特点。 对CAS#信号分为对数据线高8位（UCAS# ）、低8位（LCAS# ）的控制； 对输出数据有OE# （output enable、信号来控制是否输出； 刷新周期长：16ms/1024 行（L-version : 128ms/1024 行）； 四种不同的刷新模式。 2.1管脚定义 A0-A9 RAS# UCAS# LCAS# WE# OE# 100~1015 管脚功能描述如下表所示: Pin Name Fun cti on A0 ?A9 地址输入： *行/刷新地址：A0~A9