DDSNCO频率合成控制详解.docxVIP

DDS信号源的设计与实现 实验指导书 电子工程学院 窦 衡 《DDS信号源的设计与实现》是针对全校本科生开出的综合性、设计性的实 验项目。要求学生先期掌握数字电路的基础知识，以及初步的 EDA技术知识。 通过本实验项目，可使学生利用 VHDL 硬件描述语言对比较复杂的、综合性 的实际电路系统进行设计、 描述，利用 EDA 开发工具完成系统的综合、 仿真验证， 并用硬件平台完成系统的硬件实现。 着重培养学生的实际动手设计、 实现电路系 统的能力。 一、 DDS 引言 频率合成技术是将一个（或多个）基准频率变换成另一个（或多个）合乎质 量要求的所需频率的技术。在通信、雷达、导航、电子侦察、干扰与抗干扰等众 多领域都有应用。 随着各种频率合成器和频率合成方案的出现， 频率合成技术得 到了不断的发展。 1971年 3月美国学者 J.Tierncy ，C.M.Rader和B.Gold 首次提出了直接数字频 率合成（ DDS__Direct Digital Synthesis ）技术。 这是一种从相位概念出发直 接合成所需要的波形的新的全数字频率合成技术。 同传统的频率合成技术相比， DDS技术具有极高的频率分辨率、 极快的变频速度，变频相位连续、相位噪声低， 易于功能扩展和全数字化便于集成， 容易实现对输出信号的多种调制等优点， 满 足了现代电子系统的许多要求，因此得到了迅速的发展。 目前市面上的 DDS芯片，价格昂贵、功能固定单一，应用受到限制。本综合 实验项目采用基于 FPGA的 EDA技术设计实现 DDS芯片，并可以根据实际需要对其功 能进行灵活地修改，配置。 二、 DDS 工作原理 一个纯净的单频信号可表示为： u t U sin 2 f o t o （2-1 ） 只要它的幅度 U 和初始相位 o 不变，它的频谱就是位于 f o 的一条谱线。为了分析简化起见，可令 U=1， o =0，这将不会影响对频率的研究。即： u t sin 2 fot sin t （2-2 ） 如果对（ 2-2 ）的信号进行采样，采样周期为 Tc （即采样频率为 fc ），则可 得到离散的波形序列： u n sin 2 fo nTc n 0,1,2... （2-3 ） 相应的离散相位序列为： n 2 f o nTc n n 0,1,2... （2-4 ） 式中： 2 f oTc 2 f o （ 2-5 ） f c 是连续两次采样之间的相位增量。根据采样定理： f o 1 f c （2-6 ） 2 只要从（ 2-3 ）出来的离散序列即可唯一的恢复出 （2-2 ）的模拟信号。从（2-2 ）可知，是相位函数的斜率决定了信号的频率；从（ 2-5 ）可知，决定相位函数斜 率的是两次采样之间的相位增量 。因此，只要控制这个相位增量，就可以控 制合成信号的频率。现将整个周期的相位 2 分成 M份，每一份为 2 ，若 M 每次的相位增量选择为 的 K 倍，即可得到信号的频率： f o K K f c （2-7 ） 2 Tc M 相应的模拟信号为： K （2-8 ） u t sin 2f ct M 式中 K 和 M都是正整数，根据采样定理的要求， K 的最大值应小于 M的 1/2 。 综上所述，在采样频率一定的情况下， 可以通过控制两次采样之间的相位增量（不得大于 π）来控制所得离散序列的频率， 经保持、滤波之后可唯一的恢复出此频率的模拟信号。 DDS工作原理框图如图 2.1 所示： 图 2.1 DDS 原理框图 其实质是以基准频率源 （系统时钟）对相位进行等间隔的采样。 由图 2.1 见， DDS 由相位累加器和波形存储器（即， ROM查询表）构成的数控振荡器（ NCO_ Numerically Controlled Oscillators ）、数模转换器（ DAC）以及低通滤波器（LPF）三部分组成。在每一个时钟周期， N位相位累加器与其反馈值进行累加，其结果 的高 L 位作为查询表的地址， 然后从 ROM中读出相应的幅度值送到 DAC。再由 DAC 将其转换成为阶梯模拟波形， 最后由具有内插作用的 LPF 将其平滑为连续的正弦 波形作为输出。因此，通过改变频率控制字 K就可以改变输出频率 fo 。 在这里 K FW N 1:0 ，M 2N。 由上面的分析可得 DDS的输出频率： fo FW N 1:0 fc （2-9 ） 2N 由上式可知， DDS的最小输出频率为： 1 （2-10 ） fo N f c 2 DDS的频率分辨率为： fo 1N f c （2-11 ） 2 DDS频率输入字的计算： FW(N-1:0) = 2 Nf 0/f c （ 2-12 ） 三、 DDS基本结构组成 一个基本的 DDS系统由数控振荡