c55x应用系统的硬件设计.pptVIP

第9章 C55x应用系统的硬件设计;本章内容提要;9.1 硬件设计概述 ; DSP系统硬件设计流程; 1.确定硬件整体方案;2.确定硬件模块具体实现方案;模拟数字混合电路的设计 根据设计要求，综合考虑转换速度、精度、通道数以及是否要求片上自带采样器、多路选择器、基准电源等因素，来选择ADC、DAC的型号 逻辑控制电路的设计 包括译码、状态控制、同步控制等 系统的逻辑控制通常采用可编程逻辑器件（CPLD或FPGA）来实现 ;通信接口的设计 主要根据系统对通信速率的要求来选择通信方式 对VC5509A和VC5510来讲，总线的数据传输速率可以从10~400Kb/s，McBSP的最高频率可达CPU时钟频率的1/2，若要求过高可考虑通过总线进行通信 人机接口的设计 常用的人机接口主要有键盘和显示器 可以通过与其它单片机的通信来构成，也可以与DSP芯片经FPGA/CPLD构成 电源和时钟电路的设计 主要考虑电压的高低和电流的大小，既要满足电压的匹配，又要满足电流容量的要求;3．原理图设计;4. PCB设计;5. 硬件调试;9.2 DSP系统的基本电路设计;9.2.1 JTAG接口;图9-4 DSP与JTAG仿真器连接图1;图9-5 DSP与JTAG仿真器连接图2;9.2.2 电源电路;DSP芯片的电流消耗主要取决于器件的激活度 内核电源所消耗的电流主要取决于CPU的激活度，外设消耗的电流主要取决于正在工作的外设及其速度 外设消耗的电流通常比较小的 时钟电路也消耗一小部分电流，而且是恒定的，与CPU和外设的激活度无关 I/O电源仅为外设接口引脚提供电压，消耗的电流取决于外部输出的速度、数量以及输出端的负载电容 ;2.电源芯片概况;3. 典型电源设计方案;图9-7 TPS7301产生可调电压的单电源;图9-8 TPS767D301产生双路电源;9.2.3 复位电路;图9-10 手动复位电路 ;9.2.4 时钟信号的产生;图9-11 使用外部时钟源;9.3 外部存储器扩展;9.3.1 异步存储器;1.外部异步存储器的连接信号;2.配置EMIF为异步访问模式;表 9-2 访问外部异步存储器的参数;9.3.2 SBSRAM（同步突发SRAM）;图9-14 EMIF与SBSRAM芯片的连接;9.3.3　同步动态随机存取存储器（SDRAM）;表9-3 SDRAM的引脚映射和寄存器配置表;表9-4 C55xEMIF接口SDRAM命令;表9-5 SDRAM设置字段表;表9-6 SDRAM控制寄存器1(SDC1);表9-7 SDRAM控制寄存器(SDC2);图9-15 C55x与一片64M位（×16）SDRAM的连接图; 图9-16 C55x与一片64M位（×32）SDRAM的连接图;图9-17 C55x与一片128M位（×16）SDRAM的连接图;图9-18 C55x与一片128M位（×32）SDRAM的连接图;9.4 C55x与A/D和D/A转换器的接口;AIC23B简介 AIC23B的控制寄存器 AIC23B与C55x的控制接口 AIC23B与C55x的数据接口 AIC23B的模拟接口;9.4.1 AIC23B简介;1. AIC23B芯片主要特性;ADC支持立体声线路和传声器两种输入 立体声线路输出 音量控制，输入/输出静音功能 高性能线性耳机放大器 电源可弹性管理： 回放模式下功率为23mW 等待模式下功率小于150uW 节电模式下功率小于15uW 采用工业级最小封装;2.内部结构;3.封装形式;4. AIC23B PW封装引脚功能说明;表9-11　AIC23B PW封装引脚说明（2）;9.4.2 AIC23B的控制寄存器;1. 左线性输入声道音量控制;2. 右线性输入声道音量控制;3. 左耳机输出声道音量控制;4. 右耳机输出声道音量控制;5. 模拟音频通道控制; STA[2:0] 和STE：;6. 数字音频通道控制;7. 电源控制;8. 数字音频接口格式;9. 采样率控制;10. 数字接口激活;11.复位寄存器;9.4.3 AIC23B与C55x的控制接口;1. SPI模式;图9-21 SPI时序图;2. 2线模式;表9-25 AIC23B地址;识别到地址的器件在第9个时钟期间把SDIN拉低，通知要进行数据传送。紧接着是两个8位的数据块。数据传送完毕后，停止传输的条件是SDIN的上升沿（同时SCLK处于高电平状态） 在2线模式中，16位的控制字同样被分成两部分，前七位（B[15:9]）为寄存器地址，后九位（B[8:0]）为寄存器内容 ;9.4.4 AIC23B与C55x的数据接口;1. AIC23B数字音频接口的DSP模式;图9-24 DSP模式时序图（当LRP = 1）;2. C55x的McBSP与AIC23B的数据