eda数字时钟实验报告.pdfVIP

EDA 数字时钟 电工电子实习 实验报告 姓 名 班 级 学 号 20 1 一、 实验目的： 1、掌握多位计数器相连的设计方法。 2 、掌握十进制、六十进制和二十四进制计数器的设计方法。 3、巩固数码管的驱动原理及编程方法。 4 、掌握CPLD 技术的层次化设计方法。 二、 实验要求： 基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。 扩展要求：具有整点报时功能。 三、 实验原理： 计数时钟由模60 秒计数器、模60 分计数器、模24 小时计数器、蜂鸣器（用 于整点报时）、分/ 时设定模块、输出显示模块构成，秒计数模块的进位输出为分 钟计数模块的进位输入，分钟计数模块的进位输出为小时计数模块的进位输入。 74163 功能简介： 2 图1 图2 由图1 可知，74163 的脉冲上升沿的时候工作。 四、 实验过程 3 1.模60 计数器（如图3 ） 图3 由74163 实现计数功能，第一片74163 实现10进制，即做0-9 的循环，9 即二进制的1001，化简可得当q[0]与q[3]同时为1 的时候进行清零。第二片 74163 实现6 进制，即做0-5 的循环，5 即二进制的111，化简可得当q[4]与q[6] 同时为1 的时候进行清零，同时第一片74163 的进位端作为第二片的脉冲端。这 样就可实现60 进制。60 进制计数器用于秒计数器和分计数器，秒个位的进位端 作为秒十位的脉冲端秒十位的进位端作为分个位的脉冲端，分个位的进位端作为 分十位的脉冲端。 2.模24 计数器（如图4 ） 图4 分十位的进位端作为时个位的脉冲端，时个位的进位端作为时十位的脉冲 端。因为24 进制的特殊性，当十位是0 和1 的时候，个位做十进制循环，即0-9， 9 的二进制为1001；当十位是2 的时候，个位做0-3 的循环。而十位做0-2 的循 环。2 的二进制为0010,3 的二进制为0011。所以第一片74163 不仅要在q[14] 与q[17]同时为1 的时候清零，还要在第二片74163 的q[19]、第一片的q[14]、 q[15]同时为1 （即23 时）做清零。第二片是3 进制，在q[19]=1 的时候进行清 零。 4 3.整点报时的设计（如图5 ） 由于74163 在脉冲上升沿工作的特点，如图5 所示，前59 分50 秒输出为低 电平，当达到59 分51 秒时输出一个高电平，将高电平送蜂鸣器开始报时，到 59 分59 秒报时结束。 图5 五、 实验电路图： 5 6 六、 实验心得： 通过本次试验我学会了maxplus2 软件的初步用法，可以用该软件模 拟一些电路，并且学会了电子时钟的设计方法，同时完整的设计出了一个 电子时钟。该时钟虽然没有完成全部内容，但是可以完成一些简单功能， 比如：可以计时并且还有报时功能。在报时电路设计时，起初没有全部按 照实验要求来，只是设计出了在59 分59 秒报时，不过做了略微改进将四 输入与非门换成了三输入与非门，使得报时电路符合实验要求。从总体上 来说本次试验做的还算成功。 7