以太网mii接口类型大全-mii、rmii、smii、ssmii、sssmii、gmii、rgmii、sgmii、tbi、rtbi、xgmii、xaui、xl.pdfVIP

MII 是英文 Medium Independent Interface 的缩写，翻译成中文是 “介质独立接口”，该 接口一般应用于以太网硬件平台的 MAC 层和 PHY 层之间，MII 接口的类型有很多，常用 的有MII 、RMII 、SMII、SSMII、SSSMII、GMII、RGMII 、SGMII、TBI、RTBI 、XGMII 、 XAUI 、XLAUI 等。下面对它们进行一一介绍。 MII 接口： TXD[3:0] ：数据发送信号，共4 根信号线； RXD[3:0] ：数据接收信号，共4 根信号线； TX_ER(Transmit Error) ： 发送数据错误提示信号，同步于 TX_CLK ，高电平有效，表 示 TX_ER 有效期内传输的数据无效。对于 10Mbps 速率下，TX_ER 不起作用； RX_ER(Receive Error) ： 接收数据错误提示信号，同步于 RX_CLK ，高电平有效，表 示 RX_ER 有效期内传输的数据无效。对于 10Mbps 速率下，RX_ER 不起作用； TX_EN(Transmit Enable) ： 发送使能信号，只有在 TX_EN 有效期内传的数据才有效； RX_DV(Reveive Data Valid) ： 接收数据有效信号，作用类型于发送通道的 TX_EN ； TX_CLK ：发送参考时钟，100Mbps 速率下，时钟频率为 25MHz ，10Mbps 速率下，时 钟频率为 2.5MHz 。注意，TX_CLK 时钟的方向是从 PHY 侧指向 MAC 侧的，因此此时钟是 由PHY 提供的。 RX_CLK ：接收数据参考时钟，100Mbps 速率下，时钟频率为 25MHz ，10Mbps 速率下， 时钟频率为 2.5MHz 。RX_CLK 也是由 PHY 侧提供的。 CRS ：Carrier Sense ，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS 就有效，另外，CRS 只在半双工模式下有效； COL ：Collision Detectd ，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有 效。 MII 接口一共有 16 根线(TX_CLK, RX_CLK 未记入) 。 RMII 接口： RMII 即Reduced MII ，是MII 的简化板，信号线数量由MII 的 14 根减少为 7 根(CLK_REF 为外部时钟源) 。 TXD[1:0] ：数据发送信号线，数据位宽为2 ，是MII 接口的一半； RXD[1:0] ：数据接收信号线，数据位宽为2 ，是MII 接口的一半； TX_EN(Transmit Enable) ：数据发送使能信号，与MII 接口中的该信号线功能一样； RX_ER(Receive Error) ：数据接收错误提示信号，与MII 接口中的该信号线功能一样； CLK_REF ：是由外部时钟源提供的 50MHz 参考时钟，与 MII 接口不同，MII 接口中的 接收时钟和发送时钟是分开的，而且都是由 PHY 芯片提供给 MAC 芯片的。这里需要注意 的是，由于数据接收时钟是由外部晶振提供而不是由载波信号提取，所以在PHY 层芯片内 的数据接收部分需要设计一个FIFO ，用来协调两个不同的时钟。 CRS_DV ：此信号是由MII 接口中的 RX_DV 和 CRS 两个信号合并而成。当介质不空 闲时，CRS_DV 和 RE_CLK 相异步的方式给出。当 CRS 比RX_DV 早结束时(即载波消失而 队列中还有数据要传输时) ，就会出现CRS_DV 在半位元组的边界以 25MHz/2.5MHz 的频率 在 0、1 之间的来回切换。因此，MAC 能够从 CRS_DV 中精确的恢复出 RX_DV 和 CRS 。 在 100Mbps 速率时，TX/RX 每个时钟周期采样一个数据；在 10Mbps 速率时，TX/RX 每隔 10 个周期采样一个数据，因而 TX/RX 数据需要在数据线上保留 10 个周期，相当于一 个数据发送 10 次。 当 PHY 层芯片收到有效的载波信号后，CRS_DV 信号变为有效，此时如果 FIFO 中还 没有数据，则它会发送出全 0 的数据给MAC ，然后当FIFO 中填入有效的数据帧，数据帧 的开头是 “101010”交叉的前导码，当数据中出现 “01 ”的比特时，代表正式数据传输开 始，MAC 芯片检测到这一变