电子试题及答案大全要点.docxVIP

级数字电路复习题及参考答案 一、单选题 1. 同或逻辑对应的逻辑图是 ( )。 A. 1 B. 1 C. D. 答案： A 2. 在下列逻辑电路中，不是组合逻辑电路的是 A. 译码器  (  )  。 B. 编码器 C. 全加器 D. 寄存器 答案： D 3. 用触发器设计一个同步十七进制计数器所需要的触发器数目是 ( ) 。 2 3 4 5 答案： D 4. 在下列各图中，或非逻辑对应的逻辑图是 ( ) 。 A. B. C. D. 答案： B 5. 在何种输入情况下， “或非 ”运算的结果是逻辑 “ 1” 。 全部输入是 “ 0” 任意输入是 “ 1” 仅一输入是 “ 1” 全部输入是 “ 1” 答案： A 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系 属于（ ）逻辑。 a.与； b. 或； c.非； d.与非 答案： a 7. 在一个四变量逻辑函数中， （ ）为最小项。 a. AACD ； b. ABC ； c. ABCD ；d. ( AB C ) D 答案： c 8. 一个 4 路数据选择器，其地址输入（选择控制输入）端有（ ）个。 A. 2 个 B. 3 个 C. 4 个 D. 5 个 答案： A 9. 由与非门构成的基本 RS 触发器的输入端为 R、S，则其约束条件为（ ）。 RS=0 R+S=1 RS=1 R+S=0 答案： A 10. 在下列各图中，异或逻辑对应的逻辑图是（ ）。 A. 1 B. 1 C. =1 D. 答案： D 11. JK 触发器在 CP 脉冲作用下，欲使 Qn+1 = Qn , 则对输入信号描述不正确的是 ( )。 A. J=K=1 B. J=Q，K=Q C. J=Q， K=Q D. J=Q，K=1 答案： B 12. 当异步置数端 SD RD I 时，输出状态是在 CP由 1变 0 时刻发生变化， 且与 CP=1 期间输入状态变 化无关，只取决于 CP 由 1 变 0 前瞬间输入状态而定的触发器是（ ）。 基本 RS 触发器 D 锁存器 同步 JK 触发器 负边沿 JK 触发器答案： D 13. 时序逻辑电路中一定包含（ ）。 触发器 组合逻辑电路 移位寄存器 译码器 答案： A 14. T 触发器的状态方程是（ ）。 A. Q n+1 = TQn +TQ n B. Q n+1 = TQ n C. Q n+1 = T Q n D. Qn+1 =TQ n 答案： C 15. 将 CMOS 或非门作如图所示连接，其输出 F=（ ）。 a.F=1 b.F=0 c. F A d.F=A 答案： b 16. 一个 16 路数据选择器，其地址输入（选择控制输入）端有（ A. 16 个  ）个。 B. 2 个 C. 4 个 D. 8 个 答案：  C 17.  下列触发器中没有约束条件的是（  ）。 基本 RS 触发器 主从 RS 触发器 钟控 RS 触发器 钟控 JK 触发器答案： D 18. 一个 8 路数据选择器，其地址输入（选择控制输入）端有（ ）。 1 个 2 个 3 个 4 个 答案： C 19. 存在约束条件的触发器是（ ）。 基本 RS 触发器 D 锁存器 JK 触发器 D 触发器 答案： A 20. 一个 32 路数据选择器，其地址输入（选择控制输入）端有（ ）。 2 个 3 个 4 个 5 个 答案： D 21. 用代码代表特定信号或者将代码赋予特定含义的过程称为（ ）。 译码 编码 数据选择 奇偶校验 答案： B 22. 组合逻辑电路一般由 ( )组合而成。 门电路 触发器 计数器 寄存器 答案： A 23. （  正边沿 ）。  D 触发器，在时钟脉冲  CP  正边沿到来前  D 为  1，而  CP 正边沿后  D 变为  0，则  CP 正边沿后为 a.Q=0  b.Q=1  c. Q =1  d. Q =0 答案： b 24. 下列器件中，不属于时序逻辑电路的是（  ）。 计数器 移位寄存器 全加器 脉冲序列发生器答案： C 25. 求一个逻辑函数 F 的反函数，下列哪种说法不正确： （ ） “●”换成 “ +，”“ +换”成 “●” 原变量换成反变量，反变量换成原变量 变量不变 常数中的 “ 0换”成 “ 1，”“ 1换”成 “ 0” 答案： C 26. 能完成两个 1 位二进制数相加并考虑到低位来的进位的电路称为（ ）。 编码器 译码器 全加器 D 半加器 答案： C 二、填空题 1. 通常将具有两种不同稳定状态，且能在外信号作用下在两种状态间转换的电路称为 ( )触发器。对 于基本 RS 触发器， 当 Q=1、