武大电气大二下数电实验报告90分.docxVIP

[ 键入文档标题 ] 姓名： XXX 学号： 2014302540XXX 日期： 2016.6.18 目录 实验一 组合逻辑电路分析 1 一、实验用集成电路引脚图 1 二、实验内容 1 实验二 组合逻辑电路（一）半加器和全加器 4 一、实验目的 4 二．预习内容 4 三、参考元件 4 四、实验内容 5 实验三 组合逻辑实验（二）数据选择器和译码器的应用 8 一、实验目的 8 二、预习内容 8 三、参考元件 8 四、实验内容 8 实验四 触发器和计数器 12 一、实验目的 12 二、预习内容 12 三、参考元件 12 四、实验内容 13 实验五 555 集成定时器 16 一、实验目的 16 二、预习内容 16 三、参考元件 16 四、实验内容： 17 实验六 数字秒表 20 一、实验目的 20 二、预习内容 20 三、参考元件 20 四、设计内容及要求 20 五、原理框图 21 六、实验报告要求 21 2/23 实验一 组合逻辑电路分析 一、实验用集成电路引脚图 74LS00集成电路 74LS00 四二输入与非门 74LS20集成电路 74LS20 双四输入与非门 二、实验内容 实验 1 1/23 T Q C F 1 XLA1  X1 U1A 5 V 7400N U1C 7400N U1B 7400N （ PS.由于 multisim 版本不同，符号与实验报告上不安全一致） 自拟表格并记录： ABCD X ABCD X 0000 0 1000 0 0001 0 1001 0 0010 0 1010 0 0011 1 1011 1 0100 0 1100 1 0101 0 1101 1 0110 0 1110 1 0111 1 1111 1 实验 2 密码锁开锁的条件是：拨对密码，要是插入锁眼将电源接通，当 两个条件同时满足时，开锁信号为“ 1”，将锁打开。否则，报警信号 为“ 1”，则接通警铃。试分析密码锁的密码 ABCD是什么？ 2/23 X1 X2 VCC 5 V 5 V 5V U2B U2C 7400N 7400N U1A U1D 7400N U3A U1C 7400N U1B 7420N 7400N U2A 7400N 7400N ABCD接逻辑电平开关。 最简表达式为： X1=AB’C’D密码为： 1001 3/23 实验二 组合逻辑电路（一）半加器和全加器 一、实验目的 1、熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1、复习用门电路设计组合逻辑电路的原理和方法步骤。 2、复习二进制数的运算。 ①用“与非门”设计半加器的逻辑图。 ②完成用“异或门”、“与或非” 门、“与非” 门设计全加器的逻辑图。 ③完成用“异或”门设计的 3 变量判奇电路的原理图。 三、参考元件 74LS283 74LS00 4/23 74LS51 74LS136 四、实验内容 1、用与非门组成半加器，用异或门、与或非门、与非门组成全加器 （电路自拟） U1C A 7400N U1A U2A S B 7400N 7400N U1B 7400N U2B C 7400N 半加器电路图 5/23 VCC 5V VCC R1 5V 1kΩ R2 U3A 1kΩ A U3B S =1 B =1 74136N 74136N C U1A =1 U2A Ci 7400N 7451N 全加器电路图 半加器表格如下 : A B S C0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 全加器表格如下： 被加数 Ai 0 1 0 1 0 1 0 1 加数 Bi 0 0 1 1 0 0 1 1 前级进位 Ci-1 0 0 0 0 1 1 1 1 和 Si 0 1 1 0 1 0 0 1 新进位 Ci 0 0 0 1 0 1 1 1 2、用异或门设计 3 变量判奇电路，要求变量中 1 的个数为奇数是， 输出为 1，否则为 0。 6/23 VCC 5V  X1 VCC J1  2.5 V 5V U1 按键 =A J2 按键 =B  7 ~G MUX 11 A 0 10 B G 9 C 7 4 D0 Y 5 3 D1 ~W 6 2 D2 D3 D4 D5 D6 D7 J3 74151N 按键 =C GND GND 位判奇电路图 实验结果如下表： 输入 A 0 0 0 0 1 1 1 1 输入 B 0 0 1 1 0 0 1 1 输入 C 0 1 0 1 0 1 0 1 输出 L 0 1 1 0 1 0 0 1 3、“74LS283”全加器逻辑功能测试 结果填入下表： 被加数 A4A3A2A1 0111 1001 加数 B4B3B2B1 0001 0111 前级进位 C0 0 或 1 0