8位数码扫描显示电路设计实验.docxVIP

实验一基本组合电路设计 实验目的：熟悉 Quartus U的文本输入设计法和原理图输入设计法，学习 简单组合电路以及多层次电路的设计、仿真和硬件测试。 实验内容： .利用Quartus U完成2选1多路选择器的文本编辑输入。 【参考程序】： ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = O THEN y = a ; ELSE y= b ; END IF; END PROCESS; END ARCHITECTURE one ; n .将实验I中的2选1多路选择器生成一个元件 mux21a利用原理图输入设 计方法实现图1-1的双2选1多路选择器，并将此文件放在同一目录中。最后进 行编译、仿真，并对其仿真波形作出分析说明。 图1-1 双 图1-1 双2选1多路选择器 川.对U进行引脚锁定及硬件下载测试。建议选择实验电路模式5,用键1（PIOO, 引脚号为1）控制sO;用键2（PIO1,引脚号为2）控制s1; a3、a2和a1分别 接clock5（引脚号为16）、clockO （引脚号为93）和clock2 （引脚号为17）；输 出信号outy接扬声器spker （引脚号为129）。通过短路帽选择clock5接1024Hz 信号，clock0接256Hz信号，clock2接8Hz信号。最后进行编译、下载和硬件 测试实验（通过选择键1、键2、控制s0、s1,可使扬声器输出不同音调）。 （3）实验报告： 实验U的原理图。 ?实验U的仿真波形报告分析说明。 3.实验川硬件测试的详细实验说明。 实验_二基本时序电路设计 （1） 实验目的：熟悉Quartus U的VHDL文本设计过程，学习简单时序电路的设 计、仿真和硬件测试。 （2） 实验内容： .用VHDL设计一个带异步复位的D触发器，并利用Quartus U进行编辑输入、 编译、仿真及硬件测试。建议使用实验电路模式 5。 II.用VHDL设计一个带同步复位的8位锁存器，并利用Quartus U进行编辑输 入、编译、仿真及硬件测试。建议使用实验电路模式1,PI07-PIOO接输入信号（键 1、键2控制输入），PIO39-PIO32接输出信号，PIO48（键7）接复位信号，时钟信 号接CLOCK） （3） 实验报告： 1 ?给出实验I的设计程序、仿真波形报告的分析说明及硬件测试的结果。 2?给出实验I的设计程序、仿真波形报告的分析说明及硬件测试的结果。 3?分析比较两个实验的仿真和硬件测试结果，说明这两种电路的异同点。 实验三7段数码显示译码器设计 （1） 实验目的：学习7段数码显示译码器的设计；学习VHDL的CASE语句应用。 （2） 实验原理：7段数码显示译码器是纯组合电路，通常的小规模专用 IC,如 74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和 运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码 显示，最方便的方法就是利用译码程序在 FPGA/CPL中来实现。图4-1是共阴七 段数码管，译码器的输出信号的7位分别接数码管的7个段，高位在左，低位在 右。例如当输出信号为“1101101”时，数码管的7个段：g、f、e、d、c、b、a 分别接1、1、0、1、1、0、1;接有高电平的段发光，于是数码管显示“ 5”。注 意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段 h，程序中的 输出端应改为8位的标准逻辑位矢量。 a zF 图4 -1共阴数码管及其电路 （3）实验内容： I .用VHDL中的CASE语句设计一个显示十六进制数的 7段数码显示译码器， 输入是从“ 0000”?“1111” 16个4位二进制数，数码显示的是从‘ 0?‘ F 16个字符。在QuartusII上进行编辑、编译及仿真，给出其所有信号的时序仿 真波形。 【部分参考程序】 PROCESS( A ) BEGIN CASE A IS WHEN 0000 = LED7S = 0111111; 5 WHEN OTHERS = NULL ; END CASE ; END PROCESS ; END ; 提示：仿真时可用输入总线的方式给出输入信号仿真数据， 仿真波形示例图如图 4-2所示。 Name. _ — r UU { . 5.0us 10 3uS |, 15 Qus ■ 2Q0U5 1 25 Ous 1 30.0 us L 35 Dus ■ 40 Ous 1 J6 Ojs ] 50 Ous L A B B 00D111 0CD0 ㈣