整理csp装配的可靠性.doc.docxVIP

CSP 装配的可靠性 本文对三种芯片规模包装及其装配的可靠性进行比较。 板面焊接点可靠性信息的获得对于芯片规模包装 (CSP, chip-scale backage) 的 广泛实施是关键的。本文比较三个不同的 CSP既念及其装配的可靠性。另外，将 使用一个修饰的 Coffin-Manson 关系，对一个专门的温度循环范围， 设计出有关 几种低输入/输出(I/O)包装的焊接点可靠性的循环数据文献。由喷气推进实验室 (JPL, Jet Propulsion Laboratory, Pasadena, CA) 组织了一个微型 BGA协会， 来探讨有关包装类型、I/O数、PWB材料与类型和制造变量对品质和电路板可靠 性的相互作用的技术问题。这里呈现给大家的是来自这个课题的最新结果。 小型化的趋势 通孔(through-hole) 和表面贴装(suface-mount)集成电路(IC)包装的预计 用量根据市场的 有很大的不同。来自BPA, UK的一项计划如图一所示。几个趋 势是明显的。 双排引脚包装 (DIP, dual in-line package) 预计用量上减少最多，从 20xx 年的 160亿在十年内减少到大约 50 亿，或者每年减少 10 亿。相反， 表面贴装包 装的用量，包括 PQFP(plastic quad flat pack) ，预计在下一个十年内会增加。 预计在五年内增