eda技术与vhdl考试试题.pdfVIP

杭州电子科技大学 2005 年 EDA 技术与 VHDL 考试试题 考试课程 EDA 技术与 VHDL 考试日期 年 月 日 成 绩 课程号 B0405010 教师号 任课教师姓名 曾 毓 考生姓名 学号（ 8 位） 年级 专业 一、单项选择题： （20 分） 1． 大规模可编程器件主要有 FPGA 、CPLD 两类，下列对 CPLD 结构与工作原理的 描述中，正确的是 _______ 。 A. CPLD 是基于查找表结构的可编程逻辑器件； B. CPLD 即是现场可编程逻辑器件的英文简称； C. 早期的 CPLD 是从 GAL 的结构扩展而来； D. 在 Xilinx 公司生产的器件中， XC9500 系列属 CPLD 结构； 2． 综合是 EDA 设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化 成另一种表示的过程；在下面对综合的描述中， _________ 是正确的。 A. 综合就是将电路的高级语言转化成低级的，可与 FPGA / CPLD 的基本结构相映射 的网表文件； B. 综合是纯软件的转换过程，与器件硬件结构无关； C. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为强制综合。 D. 综合可理解为， 将软件描述与给定的硬件结构用电路网表文件表示的映射过程， 并 且这种映射关系是唯一的； 3． IP 核在 EDA 技术和开发中具有十分重要的地位， IP 分软 IP、固 IP、硬 IP；下列 所描述的 IP 核中，对于硬 IP 的正确描述为 __________ 。 A. 提供用 VHDL 等硬件描述语言描述的功能块， 但不涉及实现该功能块的具体电路； B. 提供设计的最总产品 模型库； C. 以网表文件的形式提交用户，完成了综合的功能块； D. 都不是。 4 ． 基于 EDA 软件的 FPGA / CPLD 设计流程为： 原理图 /HDL 文本输入 →________ → 综合 →适配 →__________→ 编程下载 →硬件测试。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤引脚锁定 A ． ③ ① B. ⑤ ② C. ④ ⑤ D. ① ② 5． 下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是 不正确的 ______ 。 A. 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计； B. 原理图输入设计方法一般是一种自底向上的设计方法； C. 原理图输入设计方法无法对电路进行功能描述； D. 原理图输入设计方法也可进行层次化设计。 6． 在 VHDL 语言中，下列对进程（ PROCESS ）语句的语句结构及语法规则的描述 中，不正确的是 _______ 。 A. PROCESS 为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待 下一次进程启动。 B. 敏感信号参数表中，不一定要列出进程中使用的所有输入信号； C. 进程由说明部分、结构体部分、和敏感信号三部分组成； D. 当前进程中声明的变量不可用于其他进程。 7． 嵌套使用 IF 语句，其综合结果可实现 ________ 。 A. 带优先级且条件相与的逻辑电路； B. 条件相或的逻辑电路； C. 三态控制电路； D.