数字电路实验报告资料.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路实验报告 数字电路实验报告 PAGE PAGE # 数字电路实验报告 数字电路实验报告 PAGE PAGE # 数字电路实验报告 实验一组合逻辑电路分析 实验目的 熟悉基本逻辑电路的特点。 熟悉各类门的实物元件以及元件的使用和线路连接 学会分析电路功能。 实验原理 利用单刀双掷开关的双接点,分别连接高电平和低电平,开关的掷点不同, 门电路输入的电平也不同。 门电路的输出端连接逻辑指示灯,灯亮则输出为高电平,灯灭则输出低电平 依次通过门电路的输入电平与输出电平, 分析门电路的逻辑关系和实现的逻 辑功能。 三. 实验元件 1.74LS00D 2.74LS20D 四、实验内容 ⑴组合逻辑电路分析 U1A74LS00NU2B74LS00NU3C74LS00N U1A 74LS00N U2B 74LS00N U3C 74LS00N 组合逻辑电路分析真值表 实验真值表 A B C D X1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 : 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 「 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 「 1 1 1 0 1 1 1 1 1 1 由实验逻辑电路图可知:输出X1 AB?CD AB CD ,同样,由真值表 也能推出此方程,说明此逻辑电路具有与或功能。 ⑵密码锁问题 密码锁的开锁条件是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同 时满足时,开锁信号为“ 1”,将锁打开。否则,报警信号为“ 1”,则接通警铃。 试分析密码锁的密码ABCD是什么? 密码锁实验真值表 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 实验结果分析: 由真值表可知:当 ABCD为1001时,灯X1亮,灯X2灭;其他情况下,灯 X1灭,灯X2亮。由此可见,该密码锁的密码 ABCD为1001。因而,可以得到: X1 ABCD, X2 X1。 实验二组合逻辑实验(一) 半加器和全加器 一、 实验目的 熟悉用门电路设计组合电路的原理和方法步骤。 二、 预习内容 复习用门电路设计组合逻辑电路的原理和方法步骤。 复习二进制数的运算。 (1) 用“与非”门设计半加器的逻辑图。 (2) 完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图。 (3) 完成用“异或”门设计的3变量判奇电路的原理图。 二、参考兀件 1.74LS283 (集成超前4位进位加法器) 2.74LS00 (四2输入与非门) 3.74LS51 (双与或非门) 4.74LS136 (四2输入异或门) 四、实验内容 A Bj A Bj ? A ? Ab ? Bj Si Ai Bi Aj Bi Ai Bi Cj Aj Bj Aj Bj 根据上式,设计如下电路图: XLC1U2B a 74LS00DU3C JZ74LS00DU4C74LS00D XLC1 U2B a 74LS00D U3C JZ 74LS00D U4C 74LS00D U5D 74LS00D 得到实验数据表格所得如下: 被加数A 0 1 0 1 加数Bi 0 0 1 1 和Si 0 1 1 0 新进位Ci 0 0 0 1 ⑵用异或门、与或非门、与非门组成全加器 由理论课知识可知: S = A Bi Ci 1 G = ABj (A Bi)Ci i 根据上式,设计如下电路: 实验数据表格所得如下: ⑶用异或门设计3变量判奇电路,要求变量中1的个数为奇数时,输出为1,否 则为0。根据题目要求可知:输出 L ABC ABC ABC ABC A B C,则 可以设计出如下电路: U1A VCC VCC 5V 5V R1 VCC VCC 5V 5V R1 1k Q ]R2 1k Q R2 XLC1 U1A 74LS136D r 74LS136D U2B U2B ±E 74LS136D rr 74LS136D 根据上图,可以得到如下实验数据表格: 输入A 0 0 0 0 1 1 1 1 输入B c 1 1 0 1 r 1 0 0 0 输入C 0 1 0 1 0 1 0 1 1 输出L 0 1 1 0 1 0 0 1 ⑷“ 74LS283全加器逻辑功能测试 X1X2

文档评论(0)

kunpeng1241 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档