sopc考试必备资料.docxVIP

基于FPGA嵌入IP硬核的SOPC系统 IP硬核直接植入FPGA存在以下不足： IP硬核多来自第三方公司，FPGAT商无法控制费用，从而导致FPGA 器件价格相对偏高。 IP硬核预先植入，使用者无法根据实际需要改变处理器结构。更 不能嵌入硬件加速模块(如DSP), 无法根据实际设计需要在同一 FPGA中集成多个处理器。 无法根据实际设计需要裁减处理器硬件资源以降低 FPGA成本。 只能在特定的FPGA中使用硬核嵌入式处理器。 基于FPGA嵌入 IP软核的SOPC系统 IP软核处理器能有效克服上述不足： 目前最有代表性的软核处理器分别是 Altera公司的Nios II核， 以及Xilinx 公司的MicroBlaze 核。特别是 Nios II 核，能很好的 解决上述五方面的问题。 Altera 的Nios II核是用户可随意配置和构建的 32位嵌入式处理 器IP核，采用Avalon总线结构通信接口；包含由 FS2开发的基于 JTAG的片内设备内核。 在费用方面，由于 Nios II 是由Altera公司直接提供而非第三方 厂商产品，故用户通常无需支付知识产权费用， Nios II 的使用费 用仅仅是其占用的 FPGA逻辑资源的费用。 基于HardCopy技术的SOPC系统 HardCopy就是利用原有的 FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过 特定的技术直接向 ASIC转化，从而克服传统 ASIC设计中普遍存在的问题。 ASIC(SOC)开发中难于克服的问题包括：开发周期长、产品上市慢、一次性成功率低、有最 少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。 利用HardCopy技术设计ASIC,开发软件费用少，SOC级规模的设计周期不超过 20周， 转化的ASIC与用户设计习惯的掩模层只有两层， 且一次性投片的成功率近乎 100%即所谓 的FPGA向ASIC的无缝转化。 用ASIC实现后的系统性能将比原来在 HardCopy FPGA上验证的模型提高近 50%而功耗则 降低40% HardCopy技术是一种全新的 SOC级ASIC设计解决方案，即将专用的硅片设计和 FPGA 至HardCopy自动迁移过程结合在一起的技术， 首先利用Quartus II将系统模型成功实现于 HardCopy FPGA上，然后帮助设计者把可编程解决方案无缝地迁移到低成本的 ASIC上。这 样，HardCopy器件就把大容量 FPGA的灵活性和ASIC的市场优势结合起来，实现对于有较 大批量要求并对成本敏感的电子产品上，从而避开了直接设计 ASIC的困难。 芯片的集成度不断提高，功能不断增强，但是费用不断增加。 制约中小企业集成电路的发展。 理论研究的发展速度。 片上系统 系统级 集成电路单元库 逻辑级 器件的物理版图设计 器件级 ====》解决方案：FPGA SOPC IC:是半导体元件产品的统称，包括：集成电路、三极管、特殊电子元件。 ASIC:专用IC。是指为特定的用户、某种专门或特别的用途而设计的芯片组。 SOC片上系统。随IC设计与工艺的提高，使原先由许多IC组成的电子系统可集成到一个芯 片上，构成SOC软硬件协同设计和IP核使用是SoC的两大特点。 System On Programmable Chip, 可编程的片上系统。是 Altera 公司提出来的一种灵活、高 效的SOC解决方案。 SOPC将处理器、存储器、I/O、LVDS CDF等系统设计需要的功能模块集成到一个可编程器 件上，构成一个可编程的片上系统。 现今SOPC可以认为是基于 FPGA解决方案的SOC 与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成 SOPC勺方案 也有多种途径。 IP (Intellectual Property ) 软核(Soft IP Core ) 以HDL文本形式提交给用户，它已经过 RTL级设计优化和功能验证，但 其中不含任何具体的物理信息。 固核(Firm IP Core ) 介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路 综合和时序仿真等设计环节。 硬核(Hard IP Core ) 基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已通过工艺验证， 具有可保证的性能。 Nios II 的特点： 最大处理性能提高了 3倍 CPU内核面积最大可缩小 1/2 32位RISC嵌入式处理器具有超过 200DMIPS的性能，在低成本 FPGA中实现成本只有 35美 分。 由于Nios II是软核形式，其可在多种系统设置组合中进行选择，满足成本和功能要求。 可延长产品生命周期，防止出现处理器逐渐过时的情况。 DMIPS:Dhrysto ne Millio n In st