数字电子技术：lecture17 时序逻辑电路的设计.pptVIP

例6.4.2 设计一个串行数据检测器。对它的要求是：连续输入3个或3个以上的1时输出为1，其它情况下输出为0.（自学） 解：设输入数据为输入变量，用X表示；检测结果为输出变量，用Y表示，设S0为没有1输入的以前状态，S1为输入一个1以后的状态，S2为输入两个1以后的状态，S3为连续输入3个或3个以上1的状态。其状态转换表为 由状态表可以看出，S2和S3为等价状态，可以合并成一个。其化简后状态图为 状态转换图为 由于电路的状态为3个，故M＝3,应取触发器的数目为n＝2。取00、01和10分别对应S0、S1和S3，若选定的触发器为JK触发器，则其输出端的卡诺图为 分开的卡诺图为 化简后电路的状态方程为 输出方程为 可得驱动方程为 若采用JK触发器，则其特性方程为 将化简后的状态方程化为JK触发器的特性方程形式，即 其对应的逻辑电路如图6.4.4所示 图6.4.4 其全部状态转换图为 由状态转换图可知，此电路可以自启动。由于电路有输入信号，故为米利型时序逻辑电路。 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： * 异步置零：只要R’D出现低电平，触发器马上置零，不受CLK信号控制 同步置零：R’D出现低电平要等下一个CLK信号到达时才能将触发器置零， 《数字电子技术》 Lecture17 时序逻辑电路（5） 任意进制计数器的构成方法回顾