多功能数字计时器设计方案报告.docVIP

电工电子 综合试验汇报 题目：多功效数字计时器设计 目录 试验内容介绍 电路设计要求 电路原理介绍 4. 单元电路设计 　 4.1 秒信号发生电路 4.2 计时电路 4.3 开机清零电路 4.4 校分电路 4.5 报时电路 5.总电路图 6.附加电路--起停电路 7.试验感想 8.附录 8.1 元件清单 8.2 芯片引脚图和功效表 9.参考文件 1．试验内容介绍 本设计采取中小规模集成电路，要求设计一个数字计时器，能够完成0分00秒到9分59秒得计时功效，并在控制电路作用下含有开机清零，快速校分，整点报时功效。 2．试验内容 1．设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器脉冲信号。 2．设计一个计时电路，完成0分00秒~9分59秒计时功效。 3．设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz） 4．设计校分电路，在任何时候，拨动校分开关，可进行快速校分。 5.设计清零电路，含有开机自动清零功效，而且在任何时候，按动清零开关，能够进行计时器清零。 6．系统级联调试，将以上电路进行级联完成计时器全部功效。 7．可增加数字计时器附加功效，比如数字计时器定时功效、电路起停功效、电路采取动态显示等。 3．电路原理介绍 数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图以下： 4．单元电路设计 一．秒信号发生器 秒信号发生器提供计时电路时钟并为报时电路提供驱动信号。为提供较为正确秒脉冲信号，采取32768Hz石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14脉冲信号频率为2Hz，所以增加一个D触发器实现倍频器来产生1Hz秒脉冲信号。将D触发器端和D端扭接在一起实现倍频器，则Q端输出信号即为1Hz秒脉冲信号。报时电路所需要1KHz，2 KHz脉冲信号由4060管脚Q4和管脚Q5提供。 二．计时电路 该电路是本试验基础电路中关键电路，由分计数器、秒十位计数器、秒个位计数器组成。分计数器和秒十位计数器直接用CD4518BCD码计数器实现十进制计数功效；秒十位计数器为六进制计数器，将74LS161做成一个从0000～0101模六计数器实现。连接时，秒脉冲电路产生秒脉冲信号送入秒个位计数器（CD4518A）EN端，秒个位单元中输出1Q4经过一非门接入74LS161时钟端作为时钟信号完成个位和十位级联（接非门是因为161~CLK是上升沿触发，而1Q4在9~0跳变时是下降沿 “1001”——“0000”）。做秒十位记数时，用反馈置位法，2Q1和2Q3经过一和非门接入置数端同时数据输入端均接地，实现模六功效。将计数位2Q3作为驱动信号送入分计数器（CD4518B）EN端，则数字计数器整体计数功效即可实现。 显示电路采取三片CD4511显示译码器和三个七段共阴显示字，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，而采取共阴极七段LED数码管进行循环显示。CD4511输入接到对应计数器输出，而它输出端和数码管对应端相连，数码管经过300电阻接地。 三．开机清零电路 该电路含有开机清零和控制清零功效。其中秒个位和分位清零端即CC4518管脚7和15（高电平有效）接在第一个非门以后，秒十位74LS161清零端即管脚1（低电平有效）接在第二个非门以后。刚开机时，因为电容上电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518管脚7和15，实现秒个位和分位清零。在经过第二个非门输出低电平，接到74LS161管脚1，实现秒十位清零。按下开关后，电容被短路，第一个非门输入端为低电平，两个非门输出端分别为高电平和低电平，原理同上，实现控制清零功效 （异步清零）。 4518清零端 74161清零端 四．校分电路 当校分电路打到“正常”状态时，计数器正常计数；当开关打到“校分”状态时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器能够不受秒计数器进位信号控制。校分电路工作原理是：当校分开关在“1”电平，和非门2被选通，和非门1被封锁，秒进位产生脉冲送至分计数器时钟端；当开关打在“0”电平时，和非门1被选通，和非门2被封锁，校分信号送至分计数器时钟端。 因为校分电路信号直接送到分计数器时钟端，开关颤动产生脉冲会造成分计数器触发，从而影响校分功效，所以对校分开关应加一个RS锁存器组成消颤开关。 五．报时电