发送器电路设计论文.docVIP

书山有路勤为径，学海无涯苦作舟。 PAGE PAGE 1 恭祝所有努力者 事业有成，步步高升！ 发送器电路设计论文 汇报人：________________ 汇报人：________________ 时 间：________________ 编 号：________________ 1.多协议Serdes发送器结构分析 通常的Serdes发送器由PLL电路、MUX电路以及驱动器电路构成。PLL电路用来产生符合协议要求的时钟频率；MUX电路用来将多位并行输入数据转换成一位串行输出数据，控制Driver电路；Driver电路用来将MUX电路的串行输出数据转化成符合协议电气要求的差分输出信号。该结构的缺点在于PLL电路产生的频率以及Driver电路产生的输出信号特征仅能符合特定的协议，针对不同的协议需要重新设计PLL电路以及输出驱动器电路，电路不具有扩展性。包括可以进行输出速率选择的PLL电路、带有上升/下降时间控制的MUX电路以及输出信号幅度可调的驱动器电路。针对不同的协议，通过速率选择信号设定PLL电路输出不同的时钟频率，同时通过上升/下降沿速率控制模块调整输出信号的上升/下降沿时间，并通过幅度控制模块以及预加重幅度控制模块调整输出信号的幅度，从而满足不同协议的相应要求。 2.多协议Serdes发送器电路设计 2.1PL