2021年度网络工程师历年考点.docx

网络工程师（软考）历年考点知识摘要 时间单位转化 1S=1000MS（毫秒） 1MS=1000US（微秒） 1US=1000NS (纳秒) 大小单位转化 1M=1024KB=1024*1024 B（字节）=1048576 B=1048576*8 (比特)位 一种字母和数字是一种字节，一种中文是两个字节 运算器部件涉及 算术逻辑单元（ALU），累加器，状态寄存器，通用寄存器 累加寄存器：是个寄存数据寄存器 程序状态寄存器：记录生产标记信息 控制器部件 指令寄存器IR，程序计数器PC，操作控制器OC 在CPU中用于跟踪指令地址寄存器是程序计数器（PC）程序计数器是用于存储下一条指令所在单元地址地方 程序计数器（PC）不可以存储算术/逻辑运算成果 指令寄存器（IR）用来保存当前正在执行一条指令。当执行一条指令时，先把它从内存取到数据寄存器（DR）中，然后再传送至IR 相联存储器（associative memory）也称为按内容访问存储器（content addressed memory），是一种不依照地址而是依照存储内容来进行存取存储器。因此相联存储器是指按内容访问存储器 计算机与外设之间进行数据传送有三种基本控制方式：查询方式、中断方式和DMA方式 查询方式:外设准备就绪之前，CPU始终处在等待状态，致使CPU运用率较低 中断方式:在外设工作期间，CPU不必等待，可以解决其她任务，CPU与外设可以并行工作，提高了系统效率 DMA方式：规定CPU让出系统总线控制权，然后由专用硬件设备（DMA控制器）来控制外设与存储器之间数据传送,可以使得设备与主存间数据块传送无需CPU干预 高速缓存储蓄器cache 目：提高CPU对主存访问率 高速缓存命中率计算 设：读写时间3ns,，主存读写时间30ns，平均读写3.27ns。则命中话是3ns,不命中是30ns，设没命中概率是X时得 3X*30(1-X)=3.27 求出X值即可 RISC（精简指令集计算机）和CISC 前者采用指令数少，寻址方式尽量少，尽量多通用寄存器，适当使用硬布线逻辑执行命令 CISC特点是多采用变长指令，相应控制信号复杂大多采用微控制器 若内存地址区间为4000H~43FFH，每个存储单位可存储16位二进制数，该内存区域由4片存储器芯片构成，则构成该内存所用存储器芯片容量是256×16bit（因素是总存储单位=（43FFH - 4000H + 1H）=17407-16384+1 = 1024 （H代表16进制） 每个存储器芯片容量为：1024 × 16bit / 4 = 4096bit=256×16bit=512×8bit由于每个存储单位可存储16位二进制数，因此可以采用256×16bit或者512×8bit芯片。最佳是前者） 指令系统中采用不同寻址方式目是扩大寻址空间并提高编程灵活性 复用带宽计算问题 计算机各种信道复用在一条线路上带宽计算规则： 若涉及运用率则除以这个数，若涉及开销则除以（1-开销） 若涉及忙时，则乘以这个数 逻辑地址转物理地址 页式虚拟存储系统逻辑地址是由页号和页内地址两某些构成，地址变换过程如下图所示。假定页面大小为8K，图中所示十进制逻辑地址9612通过地址变换后，形成物理地址a应为十进制 25996 每页8K=8*1024=8192（十进制），9612（十进制）=8192（十进制）+1420（十进制）。 从地址映射表可以看到页1相应物理块3，因而地址9612（十进制）物理存储位置=8192（十进制）× 3 + 1420（十进制）= 25996 虚拟存储器可以分为两类：页式和段式。页式虚拟存储器把空间划分为大小相似块，称为页面。而段式虚拟存储器则把空间划分为可变长块，称为段。页面是对空间机械划分，而段则往往是按程序逻辑意义进行划分。 页式存储管理长处是页表对程序员来说是透明，地址变换快，调入操作简朴；缺陷是各页不是程序独立模块，不便于实现程序和数据保护。 段式存储管理长处是消除了内存零头，易于实现存储保护，便于程序动态装配；缺陷是调入操作复杂，地址变换速度慢于页式存储管理。 指令时间计算 指令中涉及取指，分析，执行三个某些。若采用单流水线解决则执行100条指令所用时间为。当三某些时间是一致是t时，T=（2+100）t 不比你 当不同步是,【总之详细问题详细分析，原则是不能覆盖】若是串型解决则累加即可 如时间分别是4 ， 3 ，5 时： 因而100条指令总执行时间=（t取指 + t分析 + t执行）+99×t执行= 507△t当时间分别是2 ，2 ，1时： 100条指令执行时间=（2 * 100）+3=203 串行执行时，总执行时间=100×（t取指 + t分析 + t执行） 软件开发问题 在国内著作权法中，著作权和版权是一种概念 著作权法中规