计组实验报告.docx

精品文档 精品文档 计算机组成原理实验报告 实验一寄存器组成实验 一、实验目的 （1） 熟悉D触发器的功能及使用方法。 （2） 掌握寄存器文件的逻辑组成及使用方法。 、实验内容 （1） 掌握Quartus II的使用方法，能够进行数字电路的设计及仿真。 （2） 验证Quartus II 所提供D触发器的功能及使用方法。 （3） 设计具有1个读端口、 1个写端口的寄存器文件，并进行存取操作仿真 /验证。 三、实验原理及方案 Quartus II提供了多种类型的触发器模块，如 D触发器、T触发器等。固定特性的触发 器模块有不同的型号，参数化的触发器模块有 lpm_ff、lpm_dff、lpm_tff等。D触发器常 来构建寄存器。本次实验我们用 Quartus II中提供的8为D触发器模块，实现了一个8疋bits 的寄存器组，因此，操作地址均为 3位，数据均为8位。由于要求读写端口分离，因此，读 操作的相关引脚有地址 raddr[2..0]、数据输出 q[7..O]，写操作的相关引脚有地址 waddr[2..O]、数据输入data[7..O]、写使能wen。其中，省略读使能信号可以简化控制， 即数据输出不受限制。 寄存器文件通过写地址 waddr[2..O]、写使能wen信号来实现触发器的写入控制，通过 读地址raddr[2..O] 信号来控制触发器的数据输出选择。其连接电路原理如图所示。 写使能数据输岀写译码器读选择器 写使能 数据输岀 写译码器 读选择器 寄存器文件的组成 则 由 此， 可 在 Quartus II 中 连接 原理 图 四、实验结果 仿真波形如下: Vane 卩 ID.q 719 33. p m 叩￡ 12 DE is.on J LIE A 1 r L l*J D 9肚n * 71 1； 6 4* kJ n 首 卜 iii q X E ；c TT id mjj 9 U r 五、 小结 通过此次实验，我们学会了 Quartus II的原理图的构造方法，以及仿真方法，并且使用 lpm_dff作为三态门，控制数据的输入，并且在输出时，用 lpm_mux选择每个寄存器的数据 输出。 最后，在本次实验中，我们重新巩固了课堂学习的内容， 也对寄存器加深了了解， 相信我们 会通过实验在计组的学习道路上越走越远。 实验二运算器组成实验 一、实验目的 熟悉加/减法器的功能及使用方法。 掌握算术逻辑部件(ALU)的功能及其逻辑组成。 加深对运算器工作原理的理解。 实验内容 验证Quartus II 所提供加/减法器的功能及使用方法。 设计具有加法、减法、逻辑与、逻辑非 4种功能的ALU,并进行功能仿真/验证。 三、实验原理及方法 本实验所要求的ALU数据宽度为8位、具有4种算术及逻辑运算功能， 其功能选择引脚 记为SEL[1]?SEL[O]。该ALU实现的具体功能如表 1所示，其中，算术运算可以实现有符 号数、无符号数的运算功能。 表1 ALU功能表 功能选择 实现功能 SEL[1] SEL[0] 操作 助记符 功能函数 0 0 加法 ADD F= A+ B 0 1 减法 SUB F= A- B 1 0 逻辑与 AND F= A ? B 1 1 逻辑非 NOT F= A ALU的加法、减法功能可由 Quartus II 提供的lpm_add_sub模块实现，逻辑与、逻辑 非功能可由 Quartus II 提供的lpm_and、lpm_inv 模块实现。Quartus II 中，lpm_开头的 模块均为参数化模块，使用时可以自定义其功能参数，如 lpm_add_sub是一种参数化加/减 法器，可以定义其实现功能、数据宽度、结果状态等。 本实验所要求 ALU的逻辑结构如图所示，控制形成电路负责产生各功能模块的控制信 号，本实验中与门、 非门无需控制是特例；状态形成电路负责产生 4个状态标志，分别是零 标志ZF、进位/借位标志CF、溢出标志 OF结果符号标志 SF。 数据输入数据输入功能输入状态输出数据输出F 数据输入 数据输入 功能输入 状态输出 数据输出F ALU 逻辑结构 本实验原理如图所示: 四、实验结果 仿真波形为: 9 p = 3D? D t: u.o 1 1 ia.oe Lfl.Qn u —1 国匸 5 1 (_ Ld 1 S 1= 厂 4^10 cr S i QJ 5 3 CUtpitE 5 -I L S 1 r 15- SJ s zi 召i 五、小结 这次通过此次实验，我们通过 Quartus II 构造了一个简单的 ALU,我们了解到了 ALU基本 构造方式，深化了对ALU的了解，而且我们学到了数字电路的编码方式以及计算方式， 巩固 了之前所学，受益匪浅。 实验三存储器组成实验 一、实验目的 （1） 熟悉